一种大电压输出摆幅低电流失配电荷泵的设计

蒋宇俊　陈东坡

摘 要：在分析了基本锁相环电荷泵工作机制的基础上，提出一种新型的电荷泵结构，该电荷泵在非常宽的电压范围内具有很低的电流失配，解决了传统电荷泵结构所具有的电荷注入、时钟馈通和电荷共享等问题，并且非常容易实现电荷泵充放电电流的数字控制。基于SMIC 0.18 μm CMOSRF工艺库设计的实际电路，使用Cadence工具仿真结果表明，在电源电压2.0 V时，输出电压为0.3~1.63 V，充放电电流最大失配率小于0.1%，电流绝对值偏移率小于0.6%，说明这种新型电荷泵结构具有良好的性能。

关键词：锁相环；电荷泵；电流失配；数字控制

中图分类号：TN432文献标识码：B

文章编号：1004-373X(2009)05-153-03

Charge Pump with Wide-range Output Voltage and High Current Matching Characteristics

JIANG Yujun,CHEN Dongpo

(Center for Analog RFIC,School of Microelectronics,Shanghai Jiaotong University,Shanghai,200240,China)

Abstract：Based on analyzing the principle of Charge Pump(CP) of PLL,a new type of CP is presented in this paper.This CP has high current matching characteristics in wide-range output voltage,overcoming the disadvantage in the traditional CP circuit,which includs charge injection,clock feedthrough,and charge sharing.This type of CP can easily control the sourcing/sinking current digitally.The practical circuit is designed based on SMIC 0.18um CMOSRF technology,the simulation by Cadence tools shows that at 2V supply voltage,the sourcing/sinking current′s largest mismatch can achieve smaller than 0.1% and the absolute mismatch of current is smaller than 0.6% when the output voltage varies from 0.3V to 1.63V,indicating that this type of CP has a good performance.

Keywords：phase locked loop；charge-pump；current mismatch；digital control

0 引 言

CMOS电荷泵锁相环以其高速、低抖动、低功耗和易集成等特点，已广泛用于接收机芯片、时钟恢复电路中，如图1所示，电荷泵对整个电荷泵锁相环性能具有关键的作用，如果电荷泵的充放电电流能够在很大的输出电压范围内具有高精度的匹配，在PLL锁定某个频率时，LPF提供给VCO的控制电压将是一个常数，它将显著降低VCO输出频率的抖动，提高VCO的相位噪声特性，并且VCO可以具有很大的调谐范围［1］。

图1 电荷泵锁相环结构图

1 传统电荷泵工作机制

传统电荷泵结构如图2所示。

图2 传统电荷泵结构

它主要由两个受控开关的电流源组成，通过PFD比较

F璻ef和F璬iv的相位，如果F璻ef相位超前于F璬iv，则输出UP为高电平，DN为低电平，I璾p给LPF电容充电，使得VCO的控制电压上升，控制VCO的输出信号频率升高；如果F璬iv相位超前于F璻ef，则输出UP为低电平，DN为高电平，LPF电容通过I璬own放电，使得VCO的控制电压下降，控制VCO的输出信号频率降低；如果F璻ef和F璬iv的相位相同，PLL达到锁定状态，则UP和DN信号控制充放电电流源同时打开或关闭，具体工作状态如表1所示。

表1 传统电荷泵工作状态

UPDN备注

10F璻ef相位超前于F璬iv，电荷泵为LPF电容充电

01F璬iv相位超前于F璻ef，电荷泵为LPF电容充电

11锁定状态，充放电电流源同时打开

00锁定状态，充放电电流源同时关闭

在电路锁定状态，为了消除PFD的死区，电荷泵的充放电电流源在每个周期需要同时打开一段时间，如果这两个电流源的电流大小不精确匹配，假设I璾p大于I璬own，则将有I璾p减去I璬own大小的电流为LPF电容充电，使得VCO的控制电压升高，继而使得VCO的输出频率发生变化，降低了输出时钟的噪声性能。而在电荷泵的充放电电流同时关闭时，由于MOS管开关的源极和漏极寄生电容以及沟道反型层中存储了电荷，导致电荷注入到LPF的电容上，从而引起VCO输出频率的变化，克服电荷共享最有效的方法是在充放电开关断开时用单位增益运放将输出电压复制到电流源漏端［2］。由电荷泵的非理想特性导致的开关时间延时、充放电电流失配和电荷注入引起的PLL输出信号的相位偏差为：

φ=2πΔT璷nT璻ef*ΔiI璫p+ΔT璷nT璻ef*2π*Δt璬T璻ef

(1)

式中：ΔT璷n为充放电电流源同时打开时间；T璻ef为参考时钟信号周期；Δi为电荷泵的失配电流；I璫p为电荷泵充放电电流；Δt璬为电荷泵开关延时时间［3,4］。式(1)表明,在参考频率固定时，可以通过减小失配电流和缩短开关同时打开时间来减小输出信号的相位误差，而ΔT璷n需要用来克服PFD的死区［5］，因此，充放电电流的匹配程度对电荷泵的主要性能影响很大，提高充放电电流的匹配特性在设计电荷泵时需要着重考虑。

2 新型电荷泵设计

图3为本文提出的新型电荷泵结构，其中M1~M12构成一个一级的轨到轨运算放大器［6］，M1和M2构成这个运算放大器的P管输入极，M3和M4构成N管输入级，M7~M12构成运放的电流求和电路，将差分输入产生的小信号电流转换成单端的电压输出［7］，M15~M18构成这个运算放大器的第二级，M16的漏极接到M1的栅极构成单位负反馈，因此可以保证M1和M2的栅极具有相同的电压，也就是说M15和M19具有相同的漏极电压，M17和M21也具有相同的漏极电压。M16和M18的栅极分别接到最低电位和最高电位，使这两个管子都工作在深线性区［8］,所以M15~M18这条支路始终有电流，电流大小为：

I15,16,17,18=(W/L)18(W/L)0I璻ef

(2)

这个电流并不受UP和DN的信号状态影响。A，B在UP和DN同时为低电平时分别为高电平和低电平，否则为低电平和高电平。假设:

(W/L)19(W/L)15=(W/L)20(W/L)16=(W/L)21(W/L)17=(W/L)22(W/L)18=α

(3)

图3 大电压输出摆幅低电流失配电荷泵结构

下面分析这个电荷泵的四种工作状态：

(1) 状态1：UP为高电平，DN为低电平，电荷泵为LPF充电开关管M20打开，M22关闭。由于运算放大器的存在，M15和M19的三个端口都处在相同的电位，因此I19=αI15，电荷泵以αI15大小的电流对LPF电容充电。

(2) 状态2：UP为低电平，DN为高电平，LPF通过电荷泵放电开关管M20关闭，M22打开。由于运算放大器的存在，M17和M21的三个端口都处在相同的电位，因此I21=αI17，电荷泵以αI17大小的电流对LPF电容放电。

(3) 状态3：UP，DN同时为高电平，LPF输出电压保持稳定开关管M20，M22同时打开。在正常工作状态下，因为运放的存在，使得 I21=αI17，I19=αI15，而I17=I15，因此I21=I19。M19中的电流全部从M21中流到地，因此LPF电容电压保持不变。

(4) 状态4：UP，DN同时为低电平，LPF输出电压保持稳定开关管M20，M22同时关闭，此时A，B分别为高电平和低电平，控制开关管

M′20,

M′22

同时打开，因此M19和M21的漏极电压都为LPF上的电容电压，克服了电荷共享［9］。

本结构还可以轻易地实现充放电电流的数字控制，如图3框内所示，假设：

(W/L)23(W/L)15=(W/L)24(W/L)16=(W/L)25(W/L)17=(W/L)26(W/L)18=β

(4)

则可以通过2个比特控制充放电电流的三种可能(另一种充放电电流的可能为0 mA)，分别为：αI璻ef，βI璻ef，(α+β)I璻ef，这在PLL的设计中具有实际意义，因为充放电电流的大小直接影响PLL的带宽［10］，因此可以根据实际情况调整电荷泵的充放电电流来调整PLL的带宽，实现带宽可数字控制的PLL系统。

3 仿真结果

电荷泵电路采用SMIC 0.18 μm CMOSRF工艺库设计，充放电电流为0.4 mA，基于Cadence SpectreRF仿真得到充放电电流随输出电压变化的曲线如图4所示，可以看到，输出电压在0.3~1.62 V内，充放电电流最大失配率小于0.1%，电流绝对值偏移率小于0.6%。

图4 电荷泵充放电电流匹配效果

在UP高电平比DN高电平多50 ns，CP接100 pF负载电容时仿真得到图5所示电荷泵充电效果曲线。

图5 电荷泵充电效果

在UP高电平比DN高电平少50 ns，CP接100 pF负载电容时仿真得到图6所示电荷泵放电效果曲线。

从仿真效果曲线可以看出，电荷泵输出电压只在状态1和状态2时才发生改变，输出电压变化平稳，无抖动，在状态3和状态4时，输出电压保持不变。

4 结 语

提出一种新型的电荷泵结构，电路采用轨到轨(rail-

图6 电荷泵放电效果

to-rail)的运算放大器来保证充电电流和放电电流的精确复制，采用SMIC 0.18 μm CMOSRF工艺设计的实际电路仿真结果表明，该结构在很大的电压范围内具有充放电电流精确匹配的特性，消除了传统电荷泵存在的非理想特性，并且容易实现充放电电流的数字控制，从而实现PLL带宽的数字控制，对PLL的设计具有实际意义。

参考文献

［1］Behzad Razavi.模拟集成电路设计［M］.陈贵灿，译.西安：西安交通大学出版社,2002.

［2］薛珂，冯军.恒定、匹配的大电流输出电荷泵电路［J］.上海交通大学学报,2007,41(S2):5-8.

［3］Woogeun Rhee.Design of High-performance CMOS Charge Pumps in Phased-locked Loops［J］.IEEE Circuits and Systems,1999:545-548.

［4］Robert C Chang,Lung-chin Kuo.A New Low-voltage Charge-Pump Circuit for PLL ［J］.IEEE Circuits and Systems,2000:701-704.

［5］王烜，来金梅，孙承绶，等.用于高速PLL的CMOS电荷泵电路［J］.复旦大学学报:自然科学版，2005，44(6)：930-933.

［6］谢长焱，何怡刚.低电压全摆幅恒跨导CMOS运算放大器的设计［J］.吉首大学学报：自然科学版，2006，27(5)：45-48.

［7］嵇楚，叶凡，任俊彦，等.一种带宽恒定跨导轨对轨运算放大器的设计［J］.微电子学，2003，33(6):550-553.

［8］Phillip E Allen,Douglas R.Holberg.CMOS Analog Circuit Design［M］.Second Edition.USA:Oxford University Press,2003.

［9］胡锦，龙晖，易峰.一种高电流匹配精度电荷泵电路设计［J］.宇航计测技术，2007，27(2)：45-49.

［10］刘臻.高性能电荷泵电路设计［J］.微计算机信息，2007，23(2)：302-303.

作者简介 蒋宇俊 男，1985年出生，江西吉安人，硕士研究生。研究方向为模拟射频集成电路设计。

陈东坡 男，1981年出生，讲师，研究员。研究方向为模拟射频集成电路设计。