基于负微分电阻特性的SET/CMOS反相器*

魏榕山 陈寿昌 陈锦锋 何明华

(福州大学物理与信息工程学院，福建福州350108)

当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性因受到量子效应的影响而面临着诸多的挑战［1-2］．单电子晶体管(SET)作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者．SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗［3］．此外，单电子晶体管还具备独特的库仑阻塞振荡特性及较高的电荷灵敏度等特性［4］，能有效地降低电路的复杂程度．但SET具有较高传输延迟、较低输出电平的缺点［5］，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容．对于传统的单电子反相器，其输出摆幅从几毫伏到几十毫伏，无法驱动下级电路，并且传输延迟也远高于CMOS反相器［6］．这主要是由于SET通过电子隧穿来实现电流传递，限制了SET漏源电流的大小，增大了电路的传输延迟;并且为了实现库仑阻塞，SET的漏源电压必须处于一个较低的固定值，限制了SET的输出摆幅．一种有效的解决方案是利用MOS管的高增益、高输出阻抗及大电压摆幅等特点，将MOS管与SET相结合，使电路同时具备两者的优点［7-8］．目前，SET/CMOS混合电路在数字电路(如多值存储器、可重构的布尔逻辑门、阈值逻辑门等［9］)设计中取得了较好的应用．Inokawa等［10］提出了一种基于SET库仑阻塞振荡特性的SET-MOSFET反相器．该电路结构具有较低的功耗，并能与外围电路相兼容，但较高的传输延迟及无法实现输出电压全摆幅的缺点限制了该电路结构的应用．文中提出了一种基于负微分电阻(NDR)特性的混合SET/CMOS反相器(简称NDR反相器)，在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟，可以在数字电路设计中得到更好的应用．

1 单电子晶体管

单电子器件是指利用电子电荷的粒子性和库仑阻塞效应控制单个或少数几个电子转移的一类器件［4］．单电子晶体管是单电子器件中最常用的也是研究最多的器件，其双栅结构如图1所示．单电子晶体管由两个隧穿结通过库仑岛串联而成．外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流．单电子晶体管的主要参数有:隧穿结电容Cd和 Cs，隧穿结电阻 Rd和 Rs，栅极电容 Cg和 Cctrl．

图1 单电子晶体管的结构Fig．1 Structure of the single electron transistor

通过偏置电压控制电子隧穿，可使单电子晶体管具有独特的库仑阻塞振荡特性，但库仑阻塞振荡特性必须满足两个条件［11］:(1)隧穿结的充电能必须大于环境温度引起的热涨落(即Ec=e2/(2CΣ)≫kBT，Ec为隧穿结的充电能，CΣ为单电子晶体管的总电容，CΣ=Cg+Cctrl+Cd+Cs，e为元电荷，kB为玻尔兹曼常数，T为环境温度);(2)隧穿结的电阻必须远大于量子电阻(即 Rd，Rs≫RQ=h/e2≈25．8kΩ，RQ为量子电阻，h为普朗克常量)．单电子晶体管的库仑阻塞振荡特性如图2所示．由图2可知，单电子晶体管随着栅源电压Vgs的变化在库仑阻塞区和库仑导通区周期性变换．与CMOS不同的是，单电子晶体管在较高的漏源电压Vds下不会进入饱和状态．随着Vds的增大，单电子晶体管的库仑阻塞将会消失．因此，Vgs和Vds能同时控制单电子晶体管的库仑阻塞区．为了使单电子晶体管能正常地进行开关工作，漏源电压必须满足

图2 单电子晶体管的库仑阻塞振荡特性Fig．2 Coulomb blockade oscillation characteristics of the single electron transistor

此外，单电子晶体管还可以通过背栅电压Vctrl控制其电流特性，如图3所示．从图3可以看出，通过偏置不同的Vctrl，单电子晶体管的库仑阻塞振荡曲线会发生平移．

图3 单电子晶体管的库仑阻塞振荡特性随Vctrl的变化Fig．3 Changes of coulomb blockade oscillation characteristics of the single electron transistor with Vctrl

2 NDR反相器的设计

2．1 混合SET/CMOS电路的NDR特性

文中将SET与MOS管相结合，提出了一种具有NDR特性的混合SET/CMOS电路(简称NDR电路)，其基本结构如图4所示．

图4 具有NDR特性的混合SET/CMOS电路Fig．4 A hybrid SET/CMOS circuit with NDR characteristics

从图4可以看出，该NDR电路由一个双栅SET及一个PMOS管串联而成:PMOS管的源极与SET的源极相连，SET的栅极与PMOS管的漏极相连．为了使单电子晶体管产生库仑阻塞现象，SET漏源两端电压必须满足 Vds＜e/CΣ．PMOS管的栅极偏置在固定电压VP下，使SET的漏源电压Vds保持在一个基本恒定的值 Vdd－(VP－Vp，th) ，Vp，th为 PMOS的阈值电压．该恒定值必须设定得足够小，即小于e/CΣ．此时，PMOS 管偏置在亚阈值区［12］．通过串联一个PMOS管，SET的漏源电压不会受到PMOS管漏端电压VD的影响，并且在VD的控制下产生库仑振荡和库仑阻塞特性．此外，该电路采用双栅的SET结构，通过调整背栅电压Vctrl控制库仑振荡的相位，使电路获得合适的NDR特性．利用精准的单电子晶体管的子电路模型［13］及 22 nm的 CMOS PTM 模型［14］，获得该电路的HSPICE仿真结果，如图5所示．

图5 混合SET/CMOS电路的NDR特性Fig．5 NDR characteristics of the hybrid SET/CMOS circuit

2．2 NDR 反相器

图6为NDR电路与单个NMOS管串联构成的反相器．与传统CMOS反相器不同的是该电路结构只需要控制一个NMOS管的开与关，即可实现反相功能．

图6 NDR反相器示意图Fig．6 Schematic diagram of the NDR inverter

图6中NMOS管为整个反相器提供一个下拉电流，而NDR电路相当于一个负载，为整个反相器提供一个上拉电流，其电流－电压(I-V)特性曲线如图7所示．从图7可知，NMOS管在不同的状态下分别与NDR负载曲线交于不同的点，构成了两个可变换的单稳态工作点．在不同的输入电压Vin(高电平或低电平)下，反相器只工作在其中一个稳态点．当Vin为高电平(0．8V)时，NMOS管处于开启状态．此时，流经NMOS管的电流远远大于流经NDR电路的电流．为了平衡整个串联电路的电流，减小输出电压Vout，使流经NMOS管的电流随着NMOS管漏源电压的减小而减小，最终Vout稳定在接近于0．0V的位置(稳态点1)．当 Vin为低电平(0．0 V)时，NMOS管处于关闭状态，此时NDR电路起主导作用．虽然NDR电路的电流比较小，但NMOS管是关闭的，NDR电路提供的上拉电流可以将Vout拉高至电源电压，最终稳定在稳态点2位置．因此，通过控制NMOS管的开启与关闭，整个电路状态将在两个稳态点中变换，从而实现反相功能．

图7 NDR反相器的I-V特性曲线Fig．7 I-V characteristics curves of the NDR inverter

在T=300K下，PMOS的沟道宽度Wp=22 nm、沟道长度 Lp=120 nm、Vp=0．3 V、Vp，th= － 0．46 V，NMOS的沟道宽度Wn=22nm、沟道长度Ln=120nm、阈值电压 Vn，th=0．50 V，SET 的 Cs=Cd=0．15 aF、Rs=Rd=1MΩ、Vctrl=0V、Cctrl=0．1aF．

3 结果与讨论

Inokawa等［10］提出的 SET-MOSFET 反相器(简称SET-MOS反相器)结构如图8所示．

图8 SET-MOS反相器电路Fig．8 Circuit of the SET-MOS inverter

与文中提出的NDR反相器结构相类似，SETMOS反相器也是由3个晶体管串联而成，主要利用SET的库仑振荡和库仑阻塞特性．其中NMOS管的作用与NDR反相器的PMOS管作用相同，使SET的漏源电压 Vds＜e/CΣ，满足库仑阻塞现象产生的条件，并使SET的漏端电压不受 Vout变化的影响;而PMOS管则是作为整个电路中的电流源，偏置在亚阈值区，提供纳安级的电流．当SET处于库仑导通时，如果其电流大于PMOS管的电流，则Vout被拉至低电平;当SET处于库仑阻塞时，Vout被PMOS电流源拉至电源电压．但在室温条件下，SET因热激发而不能完全实现库仑阻塞，即虽然SET处于关闭状态下，但仍然有较大的电流(相对于SET而言)流过，使得Vout的高电平无法达到0．8V;当SET处于库仑导通时，SET与NMOS上的电压降使Vout的低电平无法达到0．0V．

图9 两种反相器的直流特性和瞬态特性比较Fig．9 Comparison of DC and transient characteristics of the two inverters

图9给出了SET-MOS反相器与NDR反相器的直流(DC)特性曲线和瞬态特性曲线．从图9(a)可以看出，当输入电压大于0．4V以后，SET-MOS反相器的输出低电平并不能完全到达0．0 V，约为77 mV，而文中提出的NDR反相器却能达到0．7 mV．因此，文中提出的NDR反相器在输出摆幅特性方面得到了较大的改善．从图9(b)、9(c)可以看出，在相同的输入条件下，SET-MOS反相器的传输延迟远大于NDR反相器．在输入由低电平向高电平转变时，由于NDR反相器采用NMOS管作为下拉电路，放电速率大于以SET作为下拉电路的SET-MOS反相器，使得NDR反相器的tphl(输出高电平到低电平的传输延迟)远小于SET-MOS反相器的tphl;在输入由高电平向低电平转变时，因SET-MOS反相器中PMOS电流源(偏置在亚阈值区)的上拉电流低于NDR混合电路的电流，故其传输延迟也大于NDR反相器．

利用单电子晶体管的子电路模型及22nm CMOS的PTM模型，经过HSPCIE仿真得到传统CMOS反相器、SET-MOS反相器与NDR反相器的传输延迟与平均功耗，如表1所示．从表1可以看出，CMOS反相器延迟最小，但功耗最大;SET-MOS反相器功耗最小，延迟最大．因此，在功耗及速率折中的情况下，NDR反相器是一个比较好的选择．尤其是在SET/CMOS混合电路及接口电路设计中，NDR反相器能够因其较快的传输速率与全电压摆幅而获得很好的应用．

表1 传统CMOS反相器、SET-MOS反相器与NDR反相器的传输延迟和平均功耗比较Table 1 Comparison of transmission delay and average power consumption among traditional CMOS inverter，SETMOS inverter and NDR inverter

4 结语

文中利用SET与PMOS管组成具有NDR特性的混合电路，结合NMOS管的开关特性，提出了一种新型的单电子反相器．该反相器通过输入电压控制电路在两个不同的稳定状态间变化，从而实现反相功能．与传统的基于库仑阻塞振荡特性的单电子反相器相比，文中提出的NDR反相器在较低功耗下，输出电压能够实现全摆幅，并且减小了电路的传输延迟．在SET-to-CMOS以及SET-to-SET接口电路设计中，该反相器能够获得很好的应用．

［1］ 蒋建飞．单电子学［M］．北京:科学出版社，2007:1-2．

［2］ Venkataratnam A，Goel A K．Design and simulation of logic circuits with hybrid architectures of single-electron transistors and conventional MOS devices at room temperature［J］．Microelectronics Journal，2008，39(12):1461-1468．

［3］ Bounouar M A，Calmon F，Beaumont A，et al．Single electron transistor analytical model for hybrid circuit design［C］∥Proceedings of the 9th International New Circuits and Systems Conference．Bordeaux:IEEE，2011:506-509．

［4］ Kudo T，Nakajima A．Highly sensitive ion detection using Si single-electron transistors［J］．Applied Physics Letters，2011，98(12):123705-1-123705-3．

［5］ Pankaj B A，Kumar A．Design and simulation of octal-tobinary encoder using capacitive single-electron transistors(C-SETs) ［J］．Microelectronics Journal，2011，42(1):96-100．

［6］ Dan S S，Mahapatra S．Analysis of the energy quantization effects on single electron inverter performance through noise margin modeling［C］∥Proceedings of the 22nd International Conference on VLSI Design．New Delhi:IEEE，2009:493-498．

［7］ Niraj K J，Demin C．Nanoelectronic circuit design ［M］．New York:Springer，2011:97-99．

［8］ Hutchby J A，Bourianoff G I，Zhirnov V V，et al．Extending the road beyond CMOS ［J］．IEEE Circuits and Devices Magazine，2002，18(2):28-41．

［9］ Sui Bing-cai，Fang Liang，Chi Ya-qing，et al．Nano-reconfigurable cells with hybrid circuits of single-electron transistors and MOSFETs［J］．IEEE Transactions on Electron Devices，2010，57(9):2251-2257．

［10］ Inokawa H，Fujiwara A，Takahashi Y．A merged singleelectron transistor and metal-oxide-semiconductor transistor logic for interface and multiple-valued functions［J］．Japanese Journal of Applied Physics，2002，41(4B):2566-2568．

［11］ Wasshuber C．Computational single electronics［M］．New York:Springer，2001:56．

［12］ Mahapatra S，Inescu A M．Hybrid CMOS single-electrontransistor device and circuit design［M］．Norwood:Artech House，2006:163．

［13］ Inokawa H，Takahashi Y．A compact analytical model for asymmetric single-electron tunneling transistors［J］．IEEE Transactions on Electron Devices，2003，50(2):455-461．

［14］ Wei Zhao，Yu Cao．New generation of predictive technology model for sub-45 nm early design exploration［J］．IEEE Transactions on Electron Devices，2006，53(11):2816-2832．