关于塑封VDMOS器件热点的研究

柴彦科+蒲年年+谭+稀+徐冬梅+崔卫兵+刘肃

摘 要： 功率VDMOS器件作为新一代高压大电流功率器件兼有双极晶体管和普通MOS器件的优点，广泛应用于各个领域。由于功率VDMOS的工作条件恶劣，在高温大电压的应用环境下失效概率较大。在所有的失效机制中，很大一部分是由于器件无法承受瞬间高压脉冲，致使器件芯片烧坏失效。表现出的是在芯片某处产生一明显的烧穿点即所谓的“热点”。这里主要介绍了塑封VDMOS器件进行单雪崩能量测试过程和实际应用中不良品产生热点的原因，从二次击穿的角度对其进行理论解释并提出一些改进措施。

关键词： 功率晶体管； 单雪崩能量测试； 热点； 失效分析

中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）17?0113?04

Abstract： As a new generation of high?voltage and high?current power devices， VDMOS devices have both advantages of bipolar transistors and general MOS devices， and are widely used in various areas. The failure probability of VDMOS is bigger under the high temperature and high voltage application environment due to its bad working conditions. In all the failure mechanism， the device chips′ burnout is mainly caused by instantaneous high?voltage pulse， to which the device can't afford. It will produce an obvious burn?through point on a chip， which is so?called "hot spot". The reason why the so?called "hot spots" appear on defective products in the process of single avalanche energy testing or practical application of VDMOS devices is described in this paper. The theoretical explanation is made in the view of the secondary breakdown. Some improving measures are put forward.

Keyword： power transistor； EAS test； hot spot； failure analysis

0 引 言

在功率器件中，VDMOS器件由于其独特的高输入阻抗、低驱动功率、高开关速度等特点，使得在开关稳压电源、交流传动、大屏幕显示驱动等领域中得到广泛应用[1]。随着工艺的不断发展，器件集成度的不断提高，VDMOS单元的尺寸越来越小，加之该类器件经常工作在高电压、大电流的状态下，在实际使用过程中，其可靠性成为使用者关注的首要任务。为了提高其使用可靠性，在封装过程中需对其进行雪崩能量测试，以剔除不良品。

1 EAS测试级

EAS测试是通过给器件施加一单脉冲能量来考核MOS产品的承受能力，以剔除芯片本身存在的潜在缺陷或在封装过程中造成轻微损伤的不良品，从而使产品在使用前得到有效的筛选，能更可靠地工作。EAS测试原理图如图1所示。当器件处于导通时，电子在电压作用下由VDMOS的源极流向漏极在测试电路中形成回路，如电路中的负载为感性负载，电流呈线性增加。当突然关断器件时，感性负载中积蓄的能量，将继续维持源极与漏极之间的电流，使VDMOS的漏端电压上升，达到器件的雪崩击穿电压，形成源漏之间的转移电流，泻放掉感性负载中积蓄的能量[2?3]。

2 热 点

采用韩国STATEC 雪崩测试仪EAS2100V 进行TO?220形式封装的SWP7N65型 VDMOS雪崩能量测试。该产品封装后测试结果如下：击穿电压[BVDSS>]650 V，[IDSS<]1 μA，阈值电压[VT]约为3 V，栅漏电流[IGSS<]100 nA，导通电阻[RDS（on）<]1.2 Ω，[EAS=]276 mJ。

对VDMOS进行EAS测试过程中，首先设定[EAS=]276 mJ为参考点，可靠性较好的器件抗雪崩击穿能力较强，在测试过程中易通过；对于由各种原因使得状况不良的芯片，抗雪崩击穿能力较低，在测试中不能通过。不良现象主要有两种：

（1） 测试后器件烧坏，显示PRE?SHORT，所有常规参数均显示短路；

（2） 测试不能通过，但器件没有烧坏，显示POST?SHORT。

对于烧坏的不良品进行环氧开封，开封后利用金相显微镜检查芯片工艺缺陷并拍照记录。分别观察烧坏器件的芯片，绝大多数失效器件的铝膜出现局部发黑，这种现象是由于功率过大引起的铝膜慢性损伤。在热量和电流的冲击下铝表面出现再结晶，表面变得十分粗糙。在显微镜下观察，由于光的漫反射作用，在视场内呈现铝发黑。有些芯片会产生热点，热点是指电流集中并经过高温而造成局部损坏的区域。在热点出现的位置将产生铝膜局部发黑、铝?硅合金化起球等现象。不同位置热点示意图如图2所示。

其中，（a）为芯片表面存在一明显的烧穿斑点，位于源极焊接点附近，芯片其他状况正常。（b）为热点位于源极任意地区，焊线装配情况正常，芯片边沿没有损伤迹象。（c）为热点存在于器件栅极引线附近，芯片其他状况正常。（d）为对某一有热点的芯片进行腐球试验，试验后发现各压焊区良好，无破损等不良现象，说明此处仅铝层被烧穿。

发生二次击穿产生热点的部位常常与该处存在工艺缺陷有关，这些缺陷引起电流集中，导致PN结局部烧坏。

（1） 在实际封装工艺流程中，芯片粘接时会不可避免地产生空洞[4]，如回流焊过程中焊剂和材料化学反应留下的气泡可能在粘结层中留下空洞，此外，在器件使用过程中，粘结层合金由于热?机械应力的反复作用也可能产生疲劳和空洞。利用ansys热分析软件进行模拟显示空洞处温度高于其他部位且空洞大小与位置都对芯片最高温度有较大影响。芯片在空洞处部分散热不良，因温升较大形成热点，电流在热点附近集中从而导致器件烧坏，对产生热点芯片进行空洞拍照，孔洞率普遍较大。如图3所示。

（2） 由于栅氧化层很薄，很容易受到杂质（主要是Na+）玷污而引起电流集中。分别对热点内外进行元素分析，如图4所示，发现热点处Na+含量较大，而在热点外部其他部位则很少。

（3） 键合压力过大，造成键合点下的硅晶体损伤，在芯片内部留下残留应力，也会引起电流集中。水气可以通过塑封料与外引线框架界面进入塑封器件，再沿着内引线与封装料的界面进入芯片表面，或者由于塑封料自身具有透水性，水气可直接通过塑封料扩散到芯片表面，吸收的水气含有大量离子沾污物。此外，由于塑封材料中一般还加有填充剂、增塑剂、阻燃剂、催化剂、脱模机和颜料等[5]，如果固化剂中残存有未反应完的高分子合成树脂，不仅会使塑封材料的热性能恶化，而且易于发生水解并生成有害的Cl-，Na+等离子。当Cl-含量大于0.4 ppm便会对器件性能产生影响[6]。器件芯片表面存在Cl-玷污时，铝腐蚀的反应速度很快。Cl-在电场驱动下聚集在阳极附近，与铝膜表面的天然钝化层发生反应，生成可溶性盐：

新生成的Cl-又继续参加反应，这是一种连锁反应，使反应能自然地连续下去，所以只要有少量Cl-存在就会导致铝的大量腐蚀。这样一来，表面的Al2O3被腐蚀而受到破坏，未破坏表面和破坏的表面分别形成阴极和阳极，阳极处的金属成为离子状态而被溶解，产生电流流向阴极。由于阳极面积与阴极相比很小，阳极的电流密度很大，将进一步腐蚀已破坏的表面。加上过大的键合应力作用，破坏处将逐渐形成裂纹，并且裂纹会随时间逐渐扩展。这种裂纹能穿过晶粒进而形成热点。

（4） 线材本身及焊头的毛刺以及固体颗粒玷污等，也会使局部电流集中而引起芯片烧穿，这种形式形成的热点大都位于源极焊球附近，且芯片表面其他状况正常。

（5） EOS/EDS也会引起热点产生。过电应力（EOS）是指元器件承受的电压或电流应力超过其允许的最大范围。当对器件的引脚持续的施加较大电压或电流应力，通常情况下使EOS 发生的电应力要持续1 ms以上，但μs量级的电应力也能造成过电力现象的产生，器件将会受EOS损伤在局部形成热点，当局部热点温度达到材料熔点时使材料熔化，形成开路或短路，导致器件烧毁。当栅氧有针孔时，静电放电（ESD）也会引起击穿发生[7]。

3 VDMOS雪崩击穿机理

如图5所示，在VDMOS器件内部各层间存在寄生二极管和三极管。当漏源电压大于阈值电压时，器件开始导通，电子由源极经体表P型体区反转层形成的沟道进入漏极，之后直接进入漏极节点；漏极寄生二极管的反向漏电流会在饱和区产生一个小的电流分量。而在稳态时，寄生二极管、三极管的影响不大。

关断时，为使器件体表反转层关闭，应当去掉栅极电压或施加反向电压。这时，沟道电流开始减小，感性负载使漏极电压升高以维持漏极电流的恒定。漏极电压升高，其电流由沟道电流和位移电流组成，其中位移电流是漏极体二极管耗尽区生成的，大小与[dVDSdt]成比例。漏极电压升高的比率与寄生三极管基极放电以及漏极耗尽区充电的比率有关；而后者是由漏?源极电容、漏极电流决定的。在忽略其他原因时，漏极电流越大电压会升高的越快。如果没有外部钳位电路的保护，漏极电压会持续升高，则漏极体二极管将会由于雪崩倍增效应产生较多的载流子，而进入持续导通模式。此时，全部漏极电流（即雪崩电流）流过体二极管，从而发生雪崩击穿。

总的来说，当加在功率管上的能量超过临界值时，器件内部各个地方因电流局部集中而出现热点，结果因局部温升较快而引起电流不断增大，最后导致器件损坏。

4 改善VDMOS热击穿方法

首先在器件设计上可通过降低P?body寄生电阻[Rb]下手，只要[Rb]尽可能小，使器件承受反向耐量时，[Rb]上的压降小于N+/P-结的正向压降，寄生三极管才不会导通，也就不会烧坏器件。通过增加P?body结深来减小寄生电阻，但是P?body结深如果太深，在源扩散结深不变的情况下，沟道长度会随之增加，所以结深选取要适当；此外，可以通过增加P?body区的掺杂浓度来减小[Rb，]但是浓度的变化还受到阈值电压等因素的限制。因此，P?body浓度选择也需要适当。其次，改善器件的散热机构，改进芯片烧结材料和工艺，减少接触电阻，尽量减少空洞，提高散热性能。最后，减少芯片表面和体内缺陷。如提高光刻质量，辟免出现套刻不准、严重毛刺和针孔；提高键合质量和工艺洁净度等。

5 结 语

功率VDMOS器件在进行雪崩能量测试或使用过程中，杂质离子、线材本身或焊头毛刺、空洞等都会引起器件芯片局部电流集中而产生热点，从而造成器件的永久失效，可以在器件设计和工艺流程各方面进行改善以减少热点的产生。

参考文献

[1] 陈龙，沈克强.VDMOS场效应晶体管的研究与进展[J].电子器件，2006（1）：290?295.

[2] 郑海东，陈启秀.VDMOS功率晶体管的应用及雪崩能量测试[J].电子与仪表技术，1992（3）：1?7.

[3] 娄靖超.功率MOSFET的UIS特性研究[D].成都：电子科技大学，2009.

[4] 谢鑫鹏，毕向东，胡俊，等.空洞对功率芯片粘贴焊层热可靠性影响的分析[J].半导体技术，2009（10）：960?964.

[5] 梁平辉.柔韧性环氧树脂体系的配方设计、性能、制备与应用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 张鹏，陈亿裕.塑封器件失效机理及其快速评估技术研究[J].半导体术，2006，31（9）：676?679.

[7] 《半导体器件可靠性》编写组.半导体器件可靠性[M].北京：国防工业出版社，1978.

[8] 张臻鉴，刘文媛.塑封半导体器件的可靠性保证措施[J].现代电子技术，2010，33（16）：164?165.

发生二次击穿产生热点的部位常常与该处存在工艺缺陷有关，这些缺陷引起电流集中，导致PN结局部烧坏。

（1） 在实际封装工艺流程中，芯片粘接时会不可避免地产生空洞[4]，如回流焊过程中焊剂和材料化学反应留下的气泡可能在粘结层中留下空洞，此外，在器件使用过程中，粘结层合金由于热?机械应力的反复作用也可能产生疲劳和空洞。利用ansys热分析软件进行模拟显示空洞处温度高于其他部位且空洞大小与位置都对芯片最高温度有较大影响。芯片在空洞处部分散热不良，因温升较大形成热点，电流在热点附近集中从而导致器件烧坏，对产生热点芯片进行空洞拍照，孔洞率普遍较大。如图3所示。

（2） 由于栅氧化层很薄，很容易受到杂质（主要是Na+）玷污而引起电流集中。分别对热点内外进行元素分析，如图4所示，发现热点处Na+含量较大，而在热点外部其他部位则很少。

（3） 键合压力过大，造成键合点下的硅晶体损伤，在芯片内部留下残留应力，也会引起电流集中。水气可以通过塑封料与外引线框架界面进入塑封器件，再沿着内引线与封装料的界面进入芯片表面，或者由于塑封料自身具有透水性，水气可直接通过塑封料扩散到芯片表面，吸收的水气含有大量离子沾污物。此外，由于塑封材料中一般还加有填充剂、增塑剂、阻燃剂、催化剂、脱模机和颜料等[5]，如果固化剂中残存有未反应完的高分子合成树脂，不仅会使塑封材料的热性能恶化，而且易于发生水解并生成有害的Cl-，Na+等离子。当Cl-含量大于0.4 ppm便会对器件性能产生影响[6]。器件芯片表面存在Cl-玷污时，铝腐蚀的反应速度很快。Cl-在电场驱动下聚集在阳极附近，与铝膜表面的天然钝化层发生反应，生成可溶性盐：

新生成的Cl-又继续参加反应，这是一种连锁反应，使反应能自然地连续下去，所以只要有少量Cl-存在就会导致铝的大量腐蚀。这样一来，表面的Al2O3被腐蚀而受到破坏，未破坏表面和破坏的表面分别形成阴极和阳极，阳极处的金属成为离子状态而被溶解，产生电流流向阴极。由于阳极面积与阴极相比很小，阳极的电流密度很大，将进一步腐蚀已破坏的表面。加上过大的键合应力作用，破坏处将逐渐形成裂纹，并且裂纹会随时间逐渐扩展。这种裂纹能穿过晶粒进而形成热点。

（4） 线材本身及焊头的毛刺以及固体颗粒玷污等，也会使局部电流集中而引起芯片烧穿，这种形式形成的热点大都位于源极焊球附近，且芯片表面其他状况正常。

（5） EOS/EDS也会引起热点产生。过电应力（EOS）是指元器件承受的电压或电流应力超过其允许的最大范围。当对器件的引脚持续的施加较大电压或电流应力，通常情况下使EOS 发生的电应力要持续1 ms以上，但μs量级的电应力也能造成过电力现象的产生，器件将会受EOS损伤在局部形成热点，当局部热点温度达到材料熔点时使材料熔化，形成开路或短路，导致器件烧毁。当栅氧有针孔时，静电放电（ESD）也会引起击穿发生[7]。

3 VDMOS雪崩击穿机理

如图5所示，在VDMOS器件内部各层间存在寄生二极管和三极管。当漏源电压大于阈值电压时，器件开始导通，电子由源极经体表P型体区反转层形成的沟道进入漏极，之后直接进入漏极节点；漏极寄生二极管的反向漏电流会在饱和区产生一个小的电流分量。而在稳态时，寄生二极管、三极管的影响不大。

关断时，为使器件体表反转层关闭，应当去掉栅极电压或施加反向电压。这时，沟道电流开始减小，感性负载使漏极电压升高以维持漏极电流的恒定。漏极电压升高，其电流由沟道电流和位移电流组成，其中位移电流是漏极体二极管耗尽区生成的，大小与[dVDSdt]成比例。漏极电压升高的比率与寄生三极管基极放电以及漏极耗尽区充电的比率有关；而后者是由漏?源极电容、漏极电流决定的。在忽略其他原因时，漏极电流越大电压会升高的越快。如果没有外部钳位电路的保护，漏极电压会持续升高，则漏极体二极管将会由于雪崩倍增效应产生较多的载流子，而进入持续导通模式。此时，全部漏极电流（即雪崩电流）流过体二极管，从而发生雪崩击穿。

总的来说，当加在功率管上的能量超过临界值时，器件内部各个地方因电流局部集中而出现热点，结果因局部温升较快而引起电流不断增大，最后导致器件损坏。

4 改善VDMOS热击穿方法

首先在器件设计上可通过降低P?body寄生电阻[Rb]下手，只要[Rb]尽可能小，使器件承受反向耐量时，[Rb]上的压降小于N+/P-结的正向压降，寄生三极管才不会导通，也就不会烧坏器件。通过增加P?body结深来减小寄生电阻，但是P?body结深如果太深，在源扩散结深不变的情况下，沟道长度会随之增加，所以结深选取要适当；此外，可以通过增加P?body区的掺杂浓度来减小[Rb，]但是浓度的变化还受到阈值电压等因素的限制。因此，P?body浓度选择也需要适当。其次，改善器件的散热机构，改进芯片烧结材料和工艺，减少接触电阻，尽量减少空洞，提高散热性能。最后，减少芯片表面和体内缺陷。如提高光刻质量，辟免出现套刻不准、严重毛刺和针孔；提高键合质量和工艺洁净度等。

5 结 语

功率VDMOS器件在进行雪崩能量测试或使用过程中，杂质离子、线材本身或焊头毛刺、空洞等都会引起器件芯片局部电流集中而产生热点，从而造成器件的永久失效，可以在器件设计和工艺流程各方面进行改善以减少热点的产生。

参考文献

[1] 陈龙，沈克强.VDMOS场效应晶体管的研究与进展[J].电子器件，2006（1）：290?295.

[2] 郑海东，陈启秀.VDMOS功率晶体管的应用及雪崩能量测试[J].电子与仪表技术，1992（3）：1?7.

[3] 娄靖超.功率MOSFET的UIS特性研究[D].成都：电子科技大学，2009.

[4] 谢鑫鹏，毕向东，胡俊，等.空洞对功率芯片粘贴焊层热可靠性影响的分析[J].半导体技术，2009（10）：960?964.

[5] 梁平辉.柔韧性环氧树脂体系的配方设计、性能、制备与应用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 张鹏，陈亿裕.塑封器件失效机理及其快速评估技术研究[J].半导体术，2006，31（9）：676?679.

[7] 《半导体器件可靠性》编写组.半导体器件可靠性[M].北京：国防工业出版社，1978.

[8] 张臻鉴，刘文媛.塑封半导体器件的可靠性保证措施[J].现代电子技术，2010，33（16）：164?165.

发生二次击穿产生热点的部位常常与该处存在工艺缺陷有关，这些缺陷引起电流集中，导致PN结局部烧坏。

（1） 在实际封装工艺流程中，芯片粘接时会不可避免地产生空洞[4]，如回流焊过程中焊剂和材料化学反应留下的气泡可能在粘结层中留下空洞，此外，在器件使用过程中，粘结层合金由于热?机械应力的反复作用也可能产生疲劳和空洞。利用ansys热分析软件进行模拟显示空洞处温度高于其他部位且空洞大小与位置都对芯片最高温度有较大影响。芯片在空洞处部分散热不良，因温升较大形成热点，电流在热点附近集中从而导致器件烧坏，对产生热点芯片进行空洞拍照，孔洞率普遍较大。如图3所示。

（2） 由于栅氧化层很薄，很容易受到杂质（主要是Na+）玷污而引起电流集中。分别对热点内外进行元素分析，如图4所示，发现热点处Na+含量较大，而在热点外部其他部位则很少。

（3） 键合压力过大，造成键合点下的硅晶体损伤，在芯片内部留下残留应力，也会引起电流集中。水气可以通过塑封料与外引线框架界面进入塑封器件，再沿着内引线与封装料的界面进入芯片表面，或者由于塑封料自身具有透水性，水气可直接通过塑封料扩散到芯片表面，吸收的水气含有大量离子沾污物。此外，由于塑封材料中一般还加有填充剂、增塑剂、阻燃剂、催化剂、脱模机和颜料等[5]，如果固化剂中残存有未反应完的高分子合成树脂，不仅会使塑封材料的热性能恶化，而且易于发生水解并生成有害的Cl-，Na+等离子。当Cl-含量大于0.4 ppm便会对器件性能产生影响[6]。器件芯片表面存在Cl-玷污时，铝腐蚀的反应速度很快。Cl-在电场驱动下聚集在阳极附近，与铝膜表面的天然钝化层发生反应，生成可溶性盐：

新生成的Cl-又继续参加反应，这是一种连锁反应，使反应能自然地连续下去，所以只要有少量Cl-存在就会导致铝的大量腐蚀。这样一来，表面的Al2O3被腐蚀而受到破坏，未破坏表面和破坏的表面分别形成阴极和阳极，阳极处的金属成为离子状态而被溶解，产生电流流向阴极。由于阳极面积与阴极相比很小，阳极的电流密度很大，将进一步腐蚀已破坏的表面。加上过大的键合应力作用，破坏处将逐渐形成裂纹，并且裂纹会随时间逐渐扩展。这种裂纹能穿过晶粒进而形成热点。

（4） 线材本身及焊头的毛刺以及固体颗粒玷污等，也会使局部电流集中而引起芯片烧穿，这种形式形成的热点大都位于源极焊球附近，且芯片表面其他状况正常。

（5） EOS/EDS也会引起热点产生。过电应力（EOS）是指元器件承受的电压或电流应力超过其允许的最大范围。当对器件的引脚持续的施加较大电压或电流应力，通常情况下使EOS 发生的电应力要持续1 ms以上，但μs量级的电应力也能造成过电力现象的产生，器件将会受EOS损伤在局部形成热点，当局部热点温度达到材料熔点时使材料熔化，形成开路或短路，导致器件烧毁。当栅氧有针孔时，静电放电（ESD）也会引起击穿发生[7]。

3 VDMOS雪崩击穿机理

如图5所示，在VDMOS器件内部各层间存在寄生二极管和三极管。当漏源电压大于阈值电压时，器件开始导通，电子由源极经体表P型体区反转层形成的沟道进入漏极，之后直接进入漏极节点；漏极寄生二极管的反向漏电流会在饱和区产生一个小的电流分量。而在稳态时，寄生二极管、三极管的影响不大。

关断时，为使器件体表反转层关闭，应当去掉栅极电压或施加反向电压。这时，沟道电流开始减小，感性负载使漏极电压升高以维持漏极电流的恒定。漏极电压升高，其电流由沟道电流和位移电流组成，其中位移电流是漏极体二极管耗尽区生成的，大小与[dVDSdt]成比例。漏极电压升高的比率与寄生三极管基极放电以及漏极耗尽区充电的比率有关；而后者是由漏?源极电容、漏极电流决定的。在忽略其他原因时，漏极电流越大电压会升高的越快。如果没有外部钳位电路的保护，漏极电压会持续升高，则漏极体二极管将会由于雪崩倍增效应产生较多的载流子，而进入持续导通模式。此时，全部漏极电流（即雪崩电流）流过体二极管，从而发生雪崩击穿。

总的来说，当加在功率管上的能量超过临界值时，器件内部各个地方因电流局部集中而出现热点，结果因局部温升较快而引起电流不断增大，最后导致器件损坏。

4 改善VDMOS热击穿方法

首先在器件设计上可通过降低P?body寄生电阻[Rb]下手，只要[Rb]尽可能小，使器件承受反向耐量时，[Rb]上的压降小于N+/P-结的正向压降，寄生三极管才不会导通，也就不会烧坏器件。通过增加P?body结深来减小寄生电阻，但是P?body结深如果太深，在源扩散结深不变的情况下，沟道长度会随之增加，所以结深选取要适当；此外，可以通过增加P?body区的掺杂浓度来减小[Rb，]但是浓度的变化还受到阈值电压等因素的限制。因此，P?body浓度选择也需要适当。其次，改善器件的散热机构，改进芯片烧结材料和工艺，减少接触电阻，尽量减少空洞，提高散热性能。最后，减少芯片表面和体内缺陷。如提高光刻质量，辟免出现套刻不准、严重毛刺和针孔；提高键合质量和工艺洁净度等。

5 结 语

功率VDMOS器件在进行雪崩能量测试或使用过程中，杂质离子、线材本身或焊头毛刺、空洞等都会引起器件芯片局部电流集中而产生热点，从而造成器件的永久失效，可以在器件设计和工艺流程各方面进行改善以减少热点的产生。

参考文献

[1] 陈龙，沈克强.VDMOS场效应晶体管的研究与进展[J].电子器件，2006（1）：290?295.

[2] 郑海东，陈启秀.VDMOS功率晶体管的应用及雪崩能量测试[J].电子与仪表技术，1992（3）：1?7.

[3] 娄靖超.功率MOSFET的UIS特性研究[D].成都：电子科技大学，2009.

[4] 谢鑫鹏，毕向东，胡俊，等.空洞对功率芯片粘贴焊层热可靠性影响的分析[J].半导体技术，2009（10）：960?964.

[5] 梁平辉.柔韧性环氧树脂体系的配方设计、性能、制备与应用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 张鹏，陈亿裕.塑封器件失效机理及其快速评估技术研究[J].半导体术，2006，31（9）：676?679.

[7] 《半导体器件可靠性》编写组.半导体器件可靠性[M].北京：国防工业出版社，1978.

[8] 张臻鉴，刘文媛.塑封半导体器件的可靠性保证措施[J].现代电子技术，2010，33（16）：164?165.