基于ANSYS的TO－220封装功率器件热特性校准及优化设计*

王剑峰，刘斯扬，孙伟锋

(东南大学国家专用集成电路系统工程技术研究中心，南京210096)



基于ANSYS的TO－220封装功率器件热特性校准及优化设计*

王剑峰，刘斯扬，孙伟锋*

(东南大学国家专用集成电路系统工程技术研究中心，南京210096)

摘要:针对TO－220封装的功率器件，利用ANSYS软件对其进行三维建模及模型校准，校准过程研究了有无PCB板、热源厚度及有无引线对模型准确性的影响。进而基于校准后模型，研究了粘结层面积、芯片相对于基板位置以及基板面积与散热效果的关系。分析结果表明，焊料层面积大小对散热基本没影响，芯片在粘片工艺中应尽量把芯片放置在中间往下方位置，而基板面积越大，芯片散热效果越好。

关键词:TO－220封装; ANSYS;功率器件;校准;优化

近年来，由于半导体技术的蓬勃发展，功率器件逐渐朝着大功率、小尺寸及低成本的方向发展，芯片的发热密度显著提升，封装散热性能对于保证芯片安全可靠地工作变得越发重要。实践证明，芯片失效率随着温度升高急剧上升，结温大约每升高10℃，寿命降低一半［1－2］。功率器件工作在高电压、大电流条件下，发热量大，更加易于发生热积累而造成失效。因此，深入研究功率器件封装的热特性对指导功率器件设计及封装有重要意义［3－4］。

目前，对功率器件进行热特性研究时，主要通过实验和模拟的方法。但受实验条件限制、封装尺寸较小、真实应用环境的实验模拟困难等因素制约，使得采用实验方法进行电子封装研究的进展缓慢，因此，采用有限元软件进行数值模拟的方法得到了迅速的发展［5］。

本文以TO－220封装的功率器件为研究对象，运用ANSYS有限元分析软件，对器件展开三维建模并进行模型校准。校准过程研究了有无PCB板、热源厚度、有无引线对模型准确性的影响。进而基于校准后模型，详细研究了功率器件的不同粘结层面积、不同芯片相对基板位置以及不同基板面积大小与散热能力的关系。本文提出的模型校准和边界条件设置方法，以及基于校准模型后对TO－220封装热特性的研究，将对功率器件设计及封装改进具有一定的参考价值。

1　有限元模型的建立与校准

1.1热分析模型建立

本文针对TO－220封装的功率器件，建立了三维有限元热分析的器件模型，如图1所示。

图1　有限元热分析模型

功率器件的模型由基板、粘结层、芯片、引脚、引线和塑封体6部分组成。芯片通过粘结层与基板连接在一起，假设各组成部分之间的界面为理想接触，模型及其对应材料为均质、各向同性的连续介质，材料参数如表1所示。

表1　模型组成和材料热导率　单位:W/(m·K)

1.2模型校准

大部分的参考文献中［6－10］，采用有限元法研究封装器件封装热特性时，会做以下近似处理:①把封装器件作为独立的研究对象，不考虑PCB板对散热的影响;②功率赋值时以整芯片为对象来添加热载荷;③忽略封装器件中的引线来简化模型。但器件实际工作、测试都是基于PCB板的，而PCB板对于器件散热特性研究有些时候是不可忽略的，甚至是重要组成部分，因此基于有限元分析时，把单个器件作为研究对象需要改进。另外，对于不同的功率器件，有源区的厚度不同，导致发热区域也会有所区别，所以以整体为热载荷赋值对象值得商榷。功率器件中的引线对导热是否有影响也需要进一步研究。本文基于以上3点考虑对TO－220封装的功率器件做校准研究。

1.2.1有无PCB板对器件散热特性的影响

本文基于实测情况建立校准模型，文中模型的边界条件设置基于实测情况。器件温度实际测试环境:在25℃室温下，自然空气对流，插在多孔PCB板上加电压，用热电偶测得。测试功耗分别0.5 W、1 W、1.5 W时，基板、塑封正面和各引脚的温度。校准时，建立了多孔PCB板模型。图2所示是带PCB的模型，而表2为使用的PCB板材料参数。

图2　带PCB板的校准模型

表2　PCB板各项参数

校准边界条件设置:①热源为芯片表面1.18 mm×0.97 mm×0.02 mm的立方体，分别施加0.5 W、1 W、1.5 W的功率载荷来模拟芯片表面散热;②器件表面和PCB板表面都是通过与空气的对流和辐射进行散热，都是自然对流换热，对流换热系数为12.5 W/(m2·K)。忽略辐射散热，只考虑对流散热;③环境温度为25℃。校准后，1 W功耗下TO－220封装的功率器件的温度分布图如图3所示。校准后器件基板、塑封正面、中间引脚温度与实测温度对比曲线如图4所示。

图3　校准后温度温度分布图

图4　仿真和实测温度对比图

从图4中可以看出，仿真校准后模型的误差很小，不超过2%。认为带有PCB板的器件模型校准完成。在相同的边界条件下，仿真了1 W功耗下没有PCB板时器件的温度分布情况，图5所示是有无PCB时的温度对比结果。从图中可以看出，没有PCB板后，基板表面温度上升了32.8℃，这说明，本文所针对的实测环境，PCB板对器件的散热有很大影响，仿真分析时不能随便忽略。

图5　有无PCB板校准对比图

1.2.2热源厚度对校准的影响

对于实际的TO－220封装的功率器件来说，其发热区域一般集中于有源区，而不是整个芯片。因此，热源应该定义为芯片表面的有源区，定义有源区的厚度为热源厚度，如图6所示箭头所指区域。热源厚度会影响主要散热路径上的热阻，从而影响模型的校准。图7所示是在1 W功耗下，不同热源厚度下的结壳热阻仿真结果。

图6　封装截面图

图7　结壳热阻与热源厚度关系图

由图7可以看出，随着热源厚度的增加，热阻不断减小。这是由于芯片主要散热路径为热源－Si－焊料－基板－空气，当热源不是整个Si体时，下半部分Si相当于热阻，Si－焊料－基板是串联的，随着热源厚度的增大，Si的下半部分不断变小，相当于Si热阻不断减小，最终导致Rjc的减小。所以对于模型来说，针对不同的有源区深度，定义的热源的厚度也应该不一样，而不是将硅整体作为热源来简单的赋值。1.2.3有无引线对校准的影响

功率器件中引线直径为25 μm，在校准过程中，仿真了1 W功耗下，有引线和没引线时的温度场，对比了各个点温度，温度对比结果如表3所示。

表3　有无引线温度对比结果　单位:℃

从对比结果中可以看出，各个点温度基本相同，说明引线对散热没什么影响。这是因为引线虽然是热导率很高的铜线，但是太细，所以对散热影响不大。在接下来的仿真中，可以把引线去了，来简化仿真模型。

2　优化设计

接下来，我们基于充分考虑了以上3点的校准模型来研究TO－220封装的热特性，进而通过对TO－220封装的散热特性研究，找到更优的设计方案。本文依次对粘结层面积、芯片相对基板位置和基板面积大小作为设计变量，研究它们对器件的结温、壳温和热阻的影响，并进行优化设计。

2.1焊料层面积对器件散热的影响

SnPbAg是一种应用比较广泛的粘结层材料，具有较高的导热系数，导热系数为50 W/(m·K)，文中焊料层就选用这种材料。焊料面积的大小直接影响到焊接的牢固程度和成本。焊料太少，有可能导致芯片与基板间焊接不牢固，导致器件寿命的缩短;焊料面积太大，会影响封装成本。图8中以焊料层面积/芯片面积为变量，给出了在不同的焊料面积时，芯片的结温以及热阻的变化趋势。从图中可以看出，随着焊料层相对芯片面积的增大，结温和热阻的总体趋势是逐渐变小的，但是随着面积的增大，结温和热阻的下降趋势不是很明显，所以焊料层的面积对器件散热基本没影响。在不影响器件可靠性的情况下，尽可能使用少的焊料可以降低成本。

图8　焊料面积与温度关系图

2.2芯片相对基板位置对器件散热的影响

在实际封装工艺中，粘片操作决定了芯片相对于基板的位置，芯片放置位置的不同，对器件的结温和热阻会产生影响。

图9所示为4种比较极端的情况，芯片放置的位置分别位于基板的下方、上方、左下方和左上方。表4所示是4种情况下器件结温对比。从表中可以看出，芯片越往上，结温越高;芯片越靠两边，结温也越高。这是因为芯片越往下，引脚辅助散热效果越明显，所以结温越低;芯片越往两边，会导致很大一部分的热是通过散热路径基板－塑封料－空气来散去，这样会导致热阻的增大，结温也会变高。所以在封装的粘片工艺过程中，应该将芯片尽量放在中间往下的位置。

表4　芯片位置结温对比　单位:℃

图9　芯片相对基板位置图

2.3基板面积对器件散热的影响

芯片下基板尺寸分别用V、H表示，如图10所示。保持H不变，改变V的长度，来研究基板面积对散热效果的影响。图11所示为器件结温与基板长度V的关系曲线。可见，随着V的增大，基板面积越大，器件的结温呈逐渐下降趋势，这是因为散热器件工作是热量主要通过芯片－粘结层－基板向外传输，基板面积越大，肯定散热效果越好。当V从4 mm增大到8 mm的过程中，器件结温随着V的增大线性降低。从器件散热的角度讲，基板面积越大越有利于器件散热，但是实际选择多大的基板面积，要由具体的散热要求来确定。

图10　基板尺寸图

图11　基板长度V与结温关系图

3　结论

本文运用ANSYS有限元分析软件，对TO－220封装的功率器件建立了器件模型，进而指出模型的精确校准对于功率封装优化设计的必要性，研究了有无PCB板、热源厚度、有无引线对模型校准及参数设置的影响，通过校准，使器件模型温度与实际器件测试温度基本吻合。基于校准后模型，对不同焊料层面积、芯片相对基板位置以及基板面积大小对散热效果进行了研究。通过分析得到以下结论:①焊料层面积大小对器件散热基本没影响;②芯片在粘片工艺过程中应该尽量将芯片放置在中下方接近引脚的位置;③随着基板面积的增大散热效果越好，但实际封装基板面积大小选择还要从芯片功耗、成本等方面综合考虑。

参考文献:

［1］Wu Xiaomeng，Liu Xiaoyang，Ma He，et al.Low Thermal Resistance Design for a 2.5D Package［C］//2013 14th International Conference on Electronic Packaging Technology，2013:431－434.

［2］Sivanand Somasundaram，Andrew A O Tay.Measurement of Thermal Resistance of TIMs，Heat Sinks and Interfaces in Thermal Management［C］//34th International Electronic Manufacturing Technology Conference，2010:1－5.

［3］Pinjala D，Navas Khan，Xie Ling，et al.Thermal Design of Heat Spreader and Analysis of Thermal Interface Materials (TIM)for Multi-Chip Package［C］//2002 Electronic Components and Technology Conference，2002:1119－1123.

［4］Lee Teck Sim，Darakorn Sae Le.Thermal Resistance(Rth)Enhancement by Optimizing TO Package Thermal Contact［C］//2009 11th Electronics Packaging Technology Conference，2009:1－6.

［5］华庆，殷景华，焦国芹，等.基于ANSYS的功率VDMOS器件的热分析及优化设计［J］.电子器件，2009，32(2):354－356.

［6］龙乐.分立器件封装及其主流类型［J］.电子与封装，2005，5 (2):12－17.

［7］郑志荣，崔崧.有限元仿真在功率框架设计开发中的应用［J］.中国集成电路，2012，155:61－68.

［8］郑志强，程秀兰，Frank Ta.功率器件封装工艺中的铝条带键合技术［J］.电子与封装，2008，8(12):5－9.

［9］马泽涛，朱大庆，王晓军.一种高功率LED封装的热分析［J］.半导体光电，2006，27(1):16－19.

［10］施建根，孙伟锋.车载IGBT器件封装装片工艺中空洞的失效研究［J］.电子与封装，2010，10(2):23－27.

［11］卫能，刘斯扬.一种测试功率MOSFET热阻的新方法［J］.微电子学，2014，44(1):131－134.

［12］吴昊，高立明，李明，等.粘结层空洞对功率器件封装热阻的影响［J］.半导体光电，2013，34(2):226－230.

王剑峰(1990－)，男，汉族，江苏无锡人，现就读于东南大学集成电路学院，硕士研究生，主要研究方向为功率集成电路可靠性方面的研究，jeff5299@163.com;

孙伟锋(1977－)，男，博士，教授，博士生导师，主要从事功率器件功率集成电路、模拟集成电路及可靠性等方面的研究，swffrog@seu.edu.cn。

Study on Effective Masses of Electron in Strained Si1－xGex(100)*

ZHAO Lixia1*，SONG Jianjun2
(1.Hebei Poshing Electronics Technology Co.，Ltd.，Shijiazhuang 050200，China; 2.School of Microelectronics，Xidian University，Xi’an 710071，China)

Abstract:With the framework of K-P(Krönig-Penney)method with the help of perturbation theory，effective masses of electron were systematically studied in strained Si1－xGex/(100)S，including the longitudinal and transverse masses，density of state effective mass and conductivity effective mass of electron.It is found that the longitudinal and transverse masses are unchanged under strain，and density of state effective mass of electron decreases obviously with the increasing Ge fraction(x)，and［100］directional conductivity effective masses decrease due to strain.The results obtained can provide valuable references to the electrical property of strained Si1－xGex/(100)Si.

Key words:strained Si1－xGex; effective mass; K-P(Krönig-Penney)theory

doi:EEACC:250010.3969/j.issn.1005－9490.2015.04.004

收稿日期:2014－09－23修改日期:2014－10－20

中图分类号:TM313.4

文献标识码:A

文章编号:1005－9490(2015)04－0734－05

项目来源:港澳台科技合作专项项目(2014DFH10190);江苏省青蓝工程项目;东南大学研究生科研基金项目(YBPY1403)