深空接收机同步算法设计及实现

居行波王成华朱秋明崔锐陈学强

（1南京航空航天大学雷达成像与微波光子技术教育部重点实验室，南京 210016）

（2南京航空航天大学电子信息工程学院，南京 210016）

深空接收机同步算法设计及实现

居行波1，2王成华1，2朱秋明1，2崔锐1，2陈学强1，2

（1南京航空航天大学雷达成像与微波光子技术教育部重点实验室，南京 210016）

（2南京航空航天大学电子信息工程学院，南京 210016）

针对深空通信链路信号衰减大、传输时延长并存在大多普勒频移的特点，提出了一种基于CCSDS协议标准接收信号的同步算法，采用Costas反馈环进行载波同步，利用早迟门恢复定时时钟，通过相关性检测帧头解决相位模糊问题，最后对相位误差进行估计并补偿。在此基础上，设计并实现了适合于现场可编程门阵列（FPGA）定点运算特点的同步简化等效电路。基于Xilinx FPGA平台的实测结果表明，文章同步算法的硬件电路实现简单，在15 dB信噪比的高斯白噪声情况下能较好地实现时间、频率的跟踪与锁定，可为未来深空接收机的优化设计提供有益参考。

深空通信；科斯塔斯环；早迟门；相位补偿；现场可编程门阵列

1 引言

随着深空探测地位的日益突出，世界上越来越多的国家加入了深空探测的行列。空间数据系统咨询委员会（Consultative Committee for Space Data Systems，CCSDS）为了提高深空资源的利用率，加强国际间的合作，提出了针对深空环境的空间链路协议也称CCSDS标准。该标准主要对航天器之间以及航天器与地面站之间的通信方式进行了规范，有效地促进了空间通信网络的全球化与立体化［1-3］。

近年来随着软件无线电应用的深入，深空接收机进入中频数字阶段，依据欠采样数字技术的中频与低中频数字系统，在应用中占据主导地位。其中，美国国家航空航天局（NASA）第三代深空接收机——先进深空应答机（Advanced Deep Space Transponder，ADST）采用中频欠采样数字化技术，在Ka频段四相相移键控（QPSK）调制方式下满足高速率的传输需求［4］；而我国嫦娥三号探测器上的应答机是使用X频段测控系统完成探测器的测控任务。因此，相比于国际先进水平，我国深空探测技术在处理高速率信号方面还存在一定的差距。

对于整个通信系统，接收机性能的好坏直接决定深空通信的质量，而同步过程一直是影响整个接收机接收性能最重要的模块。鉴于深空通信的特殊性，CCSDS标准发射信号包含光载波、空闲序列、捕获序列和有用序列等多个阶段［5］，国内现有成熟的数字接收机同步算法无法直接应用。因此，本文提出了一种针对CCSDS接收信号的分阶段同步处理算法，并结合硬件电路实现的特点，在现场可编程门阵列（FPGA）平台上对该算法进行了简化实现及性能测试。

2 系统模型

深空环境下，轨道器、着陆器、巡视器等航天器之间的通信链路具有衰减大、时延长、大多普勒频移的特点，相比传统无线衰落信道，其多径影响较小，故可将接收信号模型定义为［6］

式中:Ks为信号衰减因子；m（t—τ）为存在时偏的用户信息；f（t）、φ（t）表示该信号存在的频偏与随机相偏；n0为加性高斯白噪声。针对包含时频偏、随机相位以及噪声影响的正交发射信号，本文同步接收框图如图1所示。图中，中频输入信号为60 MHz，依据数字欠采样技术，用A/D采样率为56 MHz的时钟将中频信号移至4 MHz低中频；积分梳状滤波器（CIC）对采样信号进行降速处理，同步模块则对低速的4 MHz的低中频信号进行时间和频率同步，估计相位并进行补偿。

图1 接收模块原理实现框图Fig.1 Components of receiver

3 接收机同步算法分析

3.1 时频同步

针对航天器之间通信链路大频偏、大时延的问题，需要对接收到的信号进行载波捕获与跟踪以及符号定时，因此将接收信号经过时频同步过程。

为了能够较好地实现对载波鉴频及鉴相，特对传统Costas锁相环进行改进并提取载波，其鉴相输出可表示为

式中:I，Q分别为鉴相器两路输入；sgn［·］表示符号函数。以QPSK调制信号为例，假设发射端正交调制信号为

式中:I（t）、Q（t）为有效信息；ω0、φ0分别为接收载波的角频率和初始相位；Ks为接收I、Q信号的幅值。假设数控振荡器产生的本地载波信号为Kncos（ωct+φc）和Knsin（ωct+φc），其中Kn为数控振荡器（NCO）增益；ωc，φc分别为本地载波的角频率和初始相位。与接收信号分别相乘并通过匹配滤波器后得到I，Q两支路信号如下:

式中:Δφ（t）=（ωc—ω0）t+（φc—φ0）；K=KsKnKL，KL为鉴相器增益；I1（t），Q1（t）通过极性判决鉴相器得到的鉴相误差表示为［7-8］

经由环路滤波器消除随机信号起伏对载波的影响，输出频率误差信号，控制NCO调整输出本地载波的频率，完成信号的载波捕获与跟踪。

环路滤波器采用二阶滤波器，输出表达式为

式中:x（n）和y（n）分别为环路滤波器的输入和输出；C1和C2分别是比例常数和积分常数，其值的确定可根据参考文献［9］，本文中为简化电路乘法运算，取

鉴于FPGA硬件特点，在对Costas环进行数字电路实现时，利用修正环路符号运算的特点，对该鉴相电路进行了简化设计，避免了原环路中的乘法运算。通过对输出的I，Q两路信号极性的判决，对两路信号进行加或减的运算，得出相位偏差，经由环路滤波后，输出有效的频率控制字（freq_ctrl），调整NCO的输出频率为对应的（freq_ctrl/2N×fs）（N为相位累加器位宽，本文取N=32，fs为信号采样率），通过闭环的不断调整，最终达到同频同相。

早迟门闭环同步法，利用传输信号边缘自身的对称性和反馈控制环来实现同步，主要包括早、迟门积分器、环路滤波器、误差判决器和时钟发生器［10］。本文对传统实现电路进行改进，通过对载波同步后的I，Q两路基带信号符号位的判决，归一化输入积分器信号的幅值，可有效简化电路中的积分运算。

假设一个符号周期有2N个采样点，则早、迟门积分器分别对前、后N个点进行积分累加运算得到Σsgn［I（t）］和Σsgn［Q（t）］，将该值取绝对值后相减，然后I，Q两路求和，得到早、迟门时钟的相位差，即环路滤波器的输入，可表示为

式中:I_E_abs，I_L_abs，Q_E_abs，Q_L_abs分别是I，Q两路早门、迟门积分器结果的绝对值；error（n）即是产生的相位误差（当处于理想中的最佳采样时刻时，该相位误差为0）。对该相位误差进行累计，并通过环路滤波器得到输出值（lpout）；当lpout超过某一门限时，表示此时的采样点滞后于最佳采样点；当lpout低于某一门限时，表示该采样点提前。因此，可通过误差判决器对该累计相位误差相对于门限的大小进行判决，输出时钟调整步进—1或+1，来纠正时钟发生器输出的早门时钟、迟门时钟和采样时钟，以达到符号定时的目的。

基于本文修正Costas环路和简化早迟环路的时频同步电路如图2所示，对于时频同步后的输出信号残留的相位模糊以及噪声引起的随机相位问题，本系统则通过后级帧同步进行纠正或改善。

图2 时频同步实现原理框图Fig.2 Time and frequency synchronization principle

3.2 帧同步

航天器应答机在接收到的信号中，会存在由于握手过程或者干扰造成的无效信息，此时需要将有效信号从中剥离，而帧同步就是通过对信号导头的搜索，提取有用信息的过程。

根据CCSDS协议标准中的规定，物理层传输信号是以帧为单位，每一帧包含一个帧头和一个数据单元，在对数据单元进行检测之前，需要确定每一帧帧头的位置，这个过程就称为帧同步。本文依据CCSDS标准的要求，采用附加同步标志位（ASM）作为每一帧数据的开头，ASM位的具体形式为“0x FAF320”［11］，通过检测该ASM位来对信号进行帧同步［12］；同时，为解决载波同步遗留下来的相位模糊问题，需要通过对帧头的检测，判断此时的相位模糊值。

另外，由于Costas环无法解决接收信号受到的随机相位影响的问题，需要通过对帧头的相位进行估测并补偿。相位估测是通过计算ASM位反正切值，估算出12位ASM位的平均相位偏移，并经过相位旋转达到相位补偿的目的。当估算出的相位误差值为Δθ，输入的I、Q两路信号为X，Y，则根据图3中坐标旋转数字计算算法（简称CORDIC算法）原理［13］，可得到旋转后的信号值X′、Y′分别为

式中:—π≤Δθ≤π。

基于上述方法的实现电路如图4所示，图中，符号同步后信号经过符号提取模块，取出的符号位存入移位寄存器；通过相位模糊鉴别器对不同相位模糊情况的判断，与取反后的ASM位进行异或并求和，得到帧头的相关值；帧头判决模块是通过对不同相位模糊情况下相关值的判断找出帧头，并确定相位模糊标志位，判断此时的相位模糊值；数据接收模块和ASM位接收模块根据帧头的位置及相位标志位对信号与帧头进行分离，并纠正相位模糊问题；最后，通过比较接收到的ASM位与原ASM位信息差异，估计出相位误差，并根据坐标旋转数字计算算法原理对接收数据进行相位补偿。

值得强调的是，相位模糊鉴别本质是针对载波同步遗留下来的相位模糊问题，它通过将移位寄存器中信号的符号位进行不同相位的翻转，求出不同相位翻转下与帧头的相关值，利用帧头判决器找出相关性满足要求的情况，得出此时相位模糊的具体值（0、π/2、π或3π/2）。

图3 相位旋转原理图Fig.3 Vector Rotation

图4 帧同步硬件实现原理图Fig.4 Frame synchronization principle

4 仿真结果及分析

利用FPGA软件仿真工具Modelsim及Matlab观察Costas环路、早迟门环路以及相位补偿的输出波形。图5给出了示波器中15 d B信噪比的高斯白噪声下的60 MHz的QPSK调制波形，模拟了实际过程中航天器接收到的经过下混频的中频调制信号。图6给出了接收机载波频率捕获、跟踪过程中，解调出的I/Q两路基带信号的波形，并且与发射端基带成形波形进行了比较。由于载波频率捕获阶段，本地振荡器与接收信号的频率之间存在偏差，因此接收解调后的基带信号会受到干扰导致误码；当载波频率完成捕获进入跟踪状态时，载波频差较小，解调后的基带信号与发射端成形基带信号相似，最终完成对接收信号的鉴频、鉴相过程。

在信噪比为15 d B的高斯白噪声情况下，将早迟门闭环定时采样前后的数据，分别导入Matlab软件，得到星座图（如图7所示）。由于信道噪声以及实际采样点与最佳采样点存在的固有的偏差，定时环路实际采样点的幅值会出现上下波动的现象，但通过环路的不断调整，最终会稳定在一定的范围内。

图5 QPSK调制波形Fig.5 Modulation waveform of QPSK

图6 接收端基带波形Fig.6 Baseband waveform of receiver

图7 定时采样前后数据星座图Fig.7 Constellation diagram before and after time sampling

当接收信号受到随机相位［—π/8，π/8］影响，并在15 dB信噪比的高斯白噪声情况下，将定时同步后的信号经过帧同步模块，观察其中相位补偿前后数据星座图（如图8所示），由图可见经过相位补偿后的信号相位偏转明显减小，大大提高了接收性能。

图8 帧同步相位补偿前后数据星座图Fig.8 Constellation diagram before and after phase compensation

5 结束语

本文以深空探测为背景，根据深空探测器通信链路大频偏、高时延的特点，设计出了一种针对CCSDS标准的深空通信接收机同步算法，并通过简化硬件电路，成功地在Xilinx FPGA平台上对该算法进行了仿真测试。测试结果表明:该算法在15 d B信噪比的高斯白噪声下，能较好地解决深空环境下时偏、频偏和随机相位的影响，在实际的卫星通信中可以完成对接收信号的解调并提取出有效信息，有助于提高卫星应答机对高速率传输信号的处理性能。

（

）

［1］孙辉先，陈小敏，白云飞.CCSDS高级在轨系统及在我国航天器中的应用［J］.航天器工程，2003，12（1）:12-18 Sun Huixian，Chen Xiaomin，Bai Yunfei.CCSDS advanced orbit system and the application of the spacecraft in our country［J］.Spacecraft Engineering，2003，12（1）:12-18（in Chinese）

［2］赵和平，李宁宁.CCSDS标准在军用航天任务中的作用［J］.航天器工程，2007，16（4）:78-81 Zhao Heping，Li Ningning.Implementation of CCSDS standard in military space mission［J］.Spacecraft Engineering，2007，16（4）:78-81（in Chinese）

［3］Li H，H Luo.Reliable transmission of consultative committee for space data systems file delivery protocol in deep space communication［J］.Journal of Systems Engineering and Electronics，2010，21（3）:349-354

［4］B Cook，M Dennis，S Kayalar，et al.Development of the advanced deep space transponder，IPN 142-156［R］.Pasadena，CA:NASA JPL，2004

［5］CCSDS.Proximity-1 space link protocol-physical layer recommendation for space data system standards，CCSDS 211.1-B-4［S］.Reston，VA:CCSDS，Blue Book，2013

［6］王昱霖，张更新.基于深空探测行星网自主无线电接收机技术［J］.空间电子技术，2013（2）:21-24 Wang Yulin，Zhang Gengxin.Autonomous radio based on Pla Netary Net in deep space exploration［J］.Space Electronic Technology，2013，（2）:21-24（in Chinese）［7］Roshna T R，R Nivin，Joy S，et al.Design and implementation of digital costas loop and bit synchronizer in FPGA for BPSK demodulation［C］//International Conference on Control Communication and Computing.Southampton:WIT Press，2013:39-44

［8］Tytgat M，M Steyaert.Time domain model for costas loop based QPSK receiver［C］//Ph.D.Research in Microelectronics and Electronics.New York:IEEE，2012:313-316

［9］袁君，冯全源，王丹.基于FPGA的全数字相干解调器的实现［J］.微电子学与计算机，2013，30（5）:38-42 Yuan Jun，Feng Quanyuan，Wang Dan.An implementation of all-digital coherent demodulator based on FPGA［J］.Microelectronics&Computer，2013，30（5）: 38-42（in Chinese）

［10］王永庆，乔媛，吴嗣亮.基于早迟门位同步环的FPGA实现［J］.微计算机信息，2009，25（3-2）:178-179 Wang Yongqing，Qiao Yuan，Wu Siliang.Bit synchronization loop based on early-late gate by FPGA［J］.Microcomputer Information，2009，25（3-2）: 178-179（in Chinese）

［11］CCSDS.Proximity-1 space link protocol-data link layer recommendation for space data system standards，CCSDS 211.0-B-5［S］.Reston，VA:CCSDS，Blue Book，2013

［12］Xue R，C F Wang，X R Li.A multiple correlation peak value detecting method for frame synchronization of DVB-S2［C］//IEEE International Conference on Communication Technology.New York:IEEE，2010: 837-840

［13］Meher P K，S Y Park.CORDIC designs for fixed angle of rotation［J］.IEEE Transactions on Very Large Scale Integration（VLSI）System.New York:IEEE，2013，21（2）:217-228

（编辑：张小琳）

Design and Implementation of Synchronization Algorithm for Deep Space Receiver

JU Xingbo1，2WANG Chenghua1，2ZHU Qiuming1，2CUI Rui1，2CHEN Xueqiang1，2
（1 Key Laboratory of Radar Imaging and Microwave Photonics，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）
（2 College of Electronic and Information Engineering，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）

This paper proposes a kind of receiver synchronization algorithm based on CCSDS to solve the problems of large link loss，path delay and large Doppler shift in deep space communication.This algorithm mainly includes Costas loop，early-late gate，frame header detection and phase compensation.Furthermore，this paper designs a synchronous circuit easily implemented with FPGA，and finally the performance of this design is tested on a FPGA of Xilinx.The result shows that this algorithm has simple structure of hardware circuit and high performance of tracking and locking time and frequency in the Gaussian white noise of 15dB SNR，with useful references for the future optimization design of deep space receiver.

deep space communication；Costas loop；early-late gate；phase compensation；FPGA

TN927.3

A DOI：10.3969/j.issn.1673-8748.2015.02.011

2015-01-04；

2015-03-07

中国博士后科学基金（2013 M541661），江苏高校优势学科建设工程资助项目（PAPD）

居行波，男，硕士研究生，研究方向为通信与信息系统、电路与系统。Email：jxb_elvin@nuaa.edu.cn。