一种SerDes集成与复用方法

胡孔阳++顾大晔++韩琼磊

摘要：本文首先介绍了Cadence公司的SalvoPlus多协议SerDes的硬件结构与接口特性，SalvoPlus多协议SerDes PHY支持包括PCIe、SRIO、Ethernet、JESD204B在内的多种协议，其次介绍了SerDes与片上控制器进行系统集成的方法，最后介绍了复用多个控制器的实现方案。

关键词：SerDes；多协议；片上集成；复用

中图分类号：TP391 文献标识码：A 文章编号：1009-3044（2016）20-0032-02

Abstract： In this paper， we introduce one multiprotocol SerDes named SalvoPlus of Cadence company. We first introduce its hardware structure and interface feature. SalvoPlus multiprotocol SerDes PHY supports many protocol including PCIe， SRIO， Ethernet and JESD204B. And then we introduce the way of integration on chip. At last， we introduce one method of multiplexing based on this SerDes.

Key words： SerDes；Multiprotocol；Integration on Chip；Multiplexing

SerDes中文全称为“并串与串并转换器”（Serializer and Deserializer），是一种在发送端以串行数据代替并行数据，在接收端再将串行数据恢复为并行数据的高速传输接口。通过以差分信号代替单端信号、时钟和数据恢复、预加重和均衡等技术，可以大大提高信号质量和传输速率。

本文中所介绍的SalvoPlus Multiprotocol SerDes最大传输速率可达10.3125Gbps/Lane（Lane后文中也称通道），在通道个数上，可以根据定制实现X4＼X8＼X10。

1 SerDes硬件结构与接口特性

1.1 硬件结构

如图1所示，SerDes主要包括：PMA、10GKR Link Training、PCIe PCS、APB接口控制、TAP接口控制以及每层之间的隔离和旁路逻辑。

PMA主要由模拟电路实现，IP公司以硬核形式交付用户，实现的功能包括：时钟恢复、收发数据缓冲、数据串并转换、预加重和均衡、回环测试逻辑等。其中，时钟恢复单元主要依赖于本地PLL输出的基准时钟，图2为SerDes中PLL的结构框图。

SerDes复位释放之前需要经过软件的初始化，对SerDes的配置过程主要是对其中PLL的分、倍频系数进行配置，进而产生正确的发送时钟和接收采样时钟。

10GKR Link Training是为了兼容10GKR协议所预留的模块，可以通过软件配置进行旁路。在集成SRIO、PCIe和JESD204B等控制器时，该模块由对应PCS层中的链路训练模块所替代。

PCIe PCS与10GKR Link Training逻辑类似，实现通道分段、码组产生和链路初始化等功能，仅为PCIe所使用。

用户通过APB和TAP接口均可以访问SerDes内部所有的寄存器，不同之处在于，APB为配置接口，应与系统配置总线相连；TAP为测试访问接口，应与JTAG总线相连。TAP相较于APB具有更高的访问优先级。

1.2 接口介绍

为了兼容多种协议，SalvoPlus Multiprotocol SerDes提供了多个类型的标准接口，如下表1所示。

其中，External/Bump为LVDS接口，包括输入的参考时钟和TX＼RX数据信号，其余接口均需要与片上总线或控制寄存器相连。

SalvoPlus Multiprotocol SerDes虽然提供了多种类型的接口，但是在一次上电配置完成后，根据所配置的模式，只会有一种数据总线接口有效，没有被选中的接口则会在SerDes内部被旁路，因此，在同一时刻只可以支持一种控制器工作。

2 SerDes片上集成

PCIe、Ethernet与SerDes的集成，由于它们与SerDes均采用相同的标准接口，因此集成工作相对简单。

对于SRIO、JESD204B或是自定义控制器而言，需要分析处理以下几类主要的信号。

一类是TX/RX数据信号。SalvoPlus Multiprotocol SerDes支持20bit或16bit数据位宽，20bit对应8B/10B编码，16bit对应128B/130B编码。数据接口如果存在位宽不匹配的情况，需要在控制器与SerDes之间增加位宽转换逻辑，位宽转换逻辑需要的时钟仍可以通过SerDes中的PLL配置输出。

另一类是SerDes输出的时钟信号。主要包括TX发送时钟和RX恢复的采样时钟，TX时钟用于发送通道同步发送数据，RX时钟用于接收通道采样接收到的数据。

最后一类是均衡接口信号。SalvoPlus Multiprotocol SerDes内部采用的是五阶自适应判决反馈均衡器，它是一种非线性均衡器。通过硬件逻辑或是软件配置的方法可以调节五阶均衡系数，以达到改善信号传输质量的目的。

图3为SerDes与控制器集成原图框图。

3 SerDes复用技术

复用可以实现多个控制器共用一个SerDes，达到减小芯片面积，同时增加通信模式多样性的优点。

图4为SerDes复用原理图。

基于图4的复用方案，芯片在一次初始化完成后可以实现SRIO或JESD204B或Ethernet或PCIe或用户自定义控制器的功能。

不同工作模式的切换是在复位过程中由软件配置实现，如果在正常工作过程中动态切换模式，则可能会引发亚稳态，导致链路上的数据校验错误，不推使用。

4 结束语

本文介绍的多协议SerDes IP可以为高速接口设计人员提供对SerDes更深入的了解和开发借鉴，末尾提出的复用技术可以很好地解决芯片资源和功能多样性的问题。

值得注意的是，该复用技术是对SerDes多通道的整体复用，至于多个控制器同时对一个SerDes中多个通道的复用，实现难度较大，并需要PMA硬核模块的支持，在此不做更深入的研究。

参考文献：

[1] Cadence Company.SalvoPlus Multiprotocol PHY Specification，2016.

[2] Caglar Yilmazer.SerDes器件的预加重和均衡，2012.

[3] 韩洪丽.SerDes在程控交换机系统中的应用[J].计算机与网络，2009，35（5）：54-56.

[4] 欧阳干.PCI Express物理层的设计与实现[D].国防科学技术大学，2006.