一种重掺P衬底上硅外延层的生长方法

薛兵+陈涛

摘 要：文章采用化学气相沉积CVD方法[1]，在EPI-PRO5000型平板式外延炉上，通过综合采取二次本征法、变流吹扫及低温外延沉积等工艺方法和手段，在5英寸<111>晶向，电阻率（0.7～1.5）×10-3Ω·cm重掺P衬底上，研究成功了一种N/N+型硅外延层的生长方法，产出的硅外延片完全满足客户的使用要求。目前，该项研究成果已经应用于大规模生产中。

关键词：肖特基二极管；一致性；硅外延层；过渡区

中图分类号：TN304 文献标志码：A 文章编号：2095-2945（2017）24-0013-02

1 概述

掺磷衬底肖特基二极管因其具有的功耗小、正向压降低和反应速度快的优点而应用广泛。近年来，随着该器件对正向压降VF要求的不断提高，以及对反向击穿电压VB的一致性指标的要求，掺P衬底硅外延片的生长工艺得到了广泛的研究和长足的发展。

因该型器件是以掺P衬底硅外延片为基底，采用金属和半导体接触的方式制作的，所以硅外延层的过渡区形貌、厚度及电阻率参数等指标决定了该器件的正向压降、反向击穿电压、反向漏电等电学参数的特性。

因此，在外延沉积过程中，有效控制过渡区的宽度以及提高厚度、电阻率参数均匀性指标成为了外延工艺设计的核心和重点。

2 与外延层参数相关的因素

2.1 外延层过渡区

在外延工艺过程中，影响过渡区宽度的主要因素是固-固扩散和系统自掺杂即非主动掺杂[2]。此外，过渡区宽度还与衬底电阻率、HCL气抛和外延沉积温度等工艺条件相关。

2.1.1 衬底电阻率

重掺P衬底的电阻率在（0.0007～0.0015）Ω·cm之间，而外延层电阻率一般要求为（0.6～0.8）Ω·cm，两者电阻率相差超过400倍。一般来说，衬底和外延层载流子浓度之间的差据越大，则外延层的过渡区宽度越宽。

2.1.2 HCL气抛

在普通外延工艺中，通常会采取高温下的HCL气抛以消除衬底表面自然氧化层和沾污对外延层晶格质量的影响，但气抛的同时由于剥除了一部分表层衬底，产生了大量的非主动掺杂杂质，导致外延层过渡区宽度的增大。

2.1.3 外延沉积温度

为了确保外延层的结晶质量，外延层的生长温度一般超过1090℃。在此高温下，衬底中的杂质原子因为获得了足够的能量，同时又由于P原子的扩散系数大的原因，由衬底向外延反应腔体的逸出和扩散活动非常剧烈，导致外延过程中自掺杂现象非常严重，致使外延层过渡区宽度增加。

2.2 厚度、电阻参数及其一致性

2.2.1 外延沉积速率

外延层的沉积速率与外延层的厚度、电阻率参数的均匀性密切相关[3]，外延沉积速率越慢，则外延层的沉积越均匀，外延片的厚度及电阻率参数的片内均匀性越好。

2.2.2 外延温度梯度

反应腔体内的高频线圈的温度梯度越小，相应的外延層厚度、电阻率参数越均匀。

2.2.3 二次本征及变流吹扫

在外延工艺过程中，通过采取二次本征生长法，并且在每次本征cap后进行主氢气流的变流赶气，反复进行两次，使得反应腔体及滞留层内的非主动杂质得到有效的清除，最大程度上减少了自掺杂的影响，可以获得电阻率一致性的显著提升。

3 外延材料制备

本文采用化学气相CVD方法制备硅外延片，在美国CSD公司EPI-PRO5000型平板式外延炉上，通过两种不同工艺条件，在重掺P衬底上生长出具有不同过渡区结构的硅外延片，用于45V肖特基势垒二极管的制作，具体的外延生长工艺条件如下：

常规的工艺流程：（1）HCL气抛，温度1150℃，5min；（2）本征工艺，硅源5sLm，温度1130℃，35秒；（3）氢气吹扫，230sLm，

4min；（4）外延生长，温度1130℃，沉积速率为每分钟0.8μm。

改进后的工艺流程：（1）H2烘烤，温度1120℃，10min；（2）本征工艺1，硅源5sLm，温度1100℃，22秒；（3）变流吹扫1：230-450-230sLm，4min；（4）本征工艺2，硅源5sLm、温度1100℃，10秒；（5）变流吹扫2：230-450-230sLm，4min；（6）外延生长，温度1100℃，沉积速率为每分钟0.6μm。

4 结果与分析

4.1 两种工艺过渡区宽度的比对

采用改进工艺后，有效的抑制了外延层生长过程中衬底杂质的逸出，外延片过渡区电阻率的提升速率显著加快，外延层过渡区宽度明显减小。经SRP-2000型扩展电阻测试仪测试，过渡区宽度由常规工艺的1μm以上缩减为不足0.7μm。

4.2 不同工艺厚度、电阻率参数均匀性比较

两种不同硅外延工艺外延层厚度的测试结果如表1所示。在改进工艺中，将硅外延掺杂层的生长速率设定为每分钟0.6μm左右，硅外延片的片内厚度均匀性较常规工艺相比得到了有效的改善。

两种不同硅外延工艺外延层电阻率的测试结果如表2所示。在降低外延层生长速率的同时新工艺采取了两次变流吹扫赶气的方法，抑制了外延过程中非主动掺杂的干扰，外延层电阻率均匀性较常规工艺明显提高。

4.3 客户流片情况

据客户反馈，采用此工艺生产的45V肖特基二极管用硅外延片样片经流片后，器件参数指标产出结果良好。正向压降VF均值较常规产品降低10mV左右，片内反向击穿电压VB产出结果为（50±1）V，完全满足该项指标的一致性要求。

5 结束语

本文在常规外延工艺的基础上，根据重掺P衬底硅外延片参数控制的特点，综合运用H2原位烘烤、低温外延生长技术、二次本征生长法及主氢气流的变流吹扫赶气，成功完成了对外延过渡区形貌、厚度及电阻率均匀性参数的优化控制，采用改进后的外延工艺方法，外延层过渡区宽度小于0.7μm，外延层的厚度、电阻率均匀性指标均小于1.0%，很好的解决了后续肖特基器件工艺中对正向压降和反向击穿电压一致性指标和性能的要求。目前该外延工艺已经实现了标准化，并应用于重掺P衬底硅外延片的批量生产中，产品质量良好，得到了客户的一致好评。

参考文献：

[1]关旭东.硅集成电路工艺基础[M].北京：北京大学出版社，2003.

[2]李智囊，侯宇.外延淀积过程中的自掺杂抑制[J].微电子学，2003，33（2）：118-120，123.

[3]李明达，陈涛，李普生，等.平板式外延炉大尺寸硅外延层的均匀性控制[J].电子元件与材料，2017，36（3）：38-41.endprint