一种雷达遥测一体化校正收发设计

张晓光　吴兵

摘要：本文探讨了一种应用于数字阵列雷达和遥测的一体化校正收发设计，研究了一体化校正收发工作原理和软硬件设计，对数字收发电路性能进行了测试。

关键词：数字阵列;一体化;校正收发;FPGA

中图分类号：TN955 文献标识码：A 文章编号：1007-9416（2019）08-0162-01

0 引言

采用数字阵列技术体制的雷达和遥测设备对不同信号通道间的幅度相位一致性提出了很高的要求[1]，然而实际信号收发链路中，放大、混频、滤波、模数和数模变换等器件不可避免会引入通道间的幅相误差，这种误差将导致相控阵天线增益下降，副瓣提高，严重影响设备性能[2，3]，因此需要通过校正系统对幅相误差进行测量和补偿才能确保设备在不同工作环境下正常工作。

1 工作原理

校正系统的实现方式可分为外校正和内校正，外校正需在天线阵面附近安装辅助天线，信号傳输采用空间耦合方式，要求精确控制辅助天线与数字阵列单元的相对位置，否则校正精度不高。本文采用内校正，在天线与各射频通道之间耦合一个校正网络，通过设计标准校正源和校正接收电路来实现信号通道的幅相校正。接收校正时，校正数字收发电路产生标准接收校正波形，通过校正网络耦合到每个接收通道，然后经过采样数字化送入信号处理单元计算补偿参数，最后使用补偿参数进行接收通道幅相误差补偿。发射校正时，每个发射单元逐次产生具有相同初相的发射校正波形，经过发射通道和校正网络送到校正数字收发电路进行采样数字化，然后送入信号处理单元计算补偿参数，最后使用补偿参数进行发射通道幅相误差预补偿。

本文所涉及的校正模式需同时满足雷达接收、发射和遥测接收三种校正需求，因此提出了一种可同时应用于雷达和遥测的一体化校正收发架构，在同一硬件平台通过开关配置在三种校正模式间切换，从而满足上述需求。

2 软硬件设计

一体化校正收发设计原理如图1所示，由校正数字收发电路完成校正信号的波形产生、采集及预处理，校正模拟通道完成校正信号的选通、变频、滤波及衰减放大。其中校正模拟通道中的校正开关完成校正网络与雷达接收校正源、雷达发射校正接收、遥测接收校正源的信号选通，其工作方式如下：

（1）选通开关置“1”，雷达发射通道校正：经过校正网络的雷达发射校正信号经过衰减和模拟下变频变为中频信号，然后送入校正数字收发电路的ADC;（2）选通开关置“2”，雷达接收通道校正：校正数字收发产生中频雷达接收校正信号，经过模拟上变频和衰减送入校正网络;（3）选通开关置“3”，遥测接收通道校正：校正数字收发直接产生射频遥测接收校正信号，经过衰减送入校正网络。

校正数字收发电路基于FPGA，ADC、DAC和光模块等器件，其原理如图2所示。由于雷达和遥测校正分时进行，采用一片配置为归零模式的DAC完成雷达和遥测接收校正的波形产生：对于雷达接收校正，在FPGA内产生数字中频信号，由DAC转换为模拟中频信号;对于遥测接收校正，在FPGA内产生低中频数字波形后进行数字上变频，由DAC直接转换为射频信号，这样可省去遥测模拟变频链路及本振。模拟通道送来的中频雷达发射校正信号经ADC采集后在FPGA内进行数字下变频、滤波抽取处理，组帧后通过光纤送入信号处理单元计算幅相补偿参数。

3 测试结果

设计完成后，对校正数字收发的主要指标进行了测试。在接收端，ADC采样率为480MSPS，测试信号为390MHz点频，测得抽取滤波后信噪比优于62dB，无杂散动态范围优于75dB，镜像抑制优于75dB，满足应用要求。在发射端，DAC产生的中频信号和射频信号杂散抑制均优于60dB，中频信号功率优于-4dbm，射频信号功率优于-9dbm，满足应用要求。

4 结语

本文依据相控阵雷达和遥测设备对收发通道幅相校正的具体需求，设计了一种雷达遥测一体化的校正收发架构，通过校正开关选择校正信号通路，实现三种校正模式之间的切换。文章重点介绍了校正工作原理、一体化校正收发工作流程和软硬件设计，并给出了校正数字收发的主要性能指标。该设计已成功应用于某雷达系统，并具备一定的通用性。

参考文献

[1] 官林海.相控阵雷达阵面幅相修正的研究[J].信息化研究，2010（8）：32-35.

[2] 张林让，保铮，张玉洪.通道响应失配对DBF天线旁瓣电平的影响[J].电子科学学刊，1995（3）：268-275.

[3] 陈曾平，张月，鲍庆龙.数字阵列雷达及其关键技术进展[J].国防科技大学学报，2010（6）：1-7.

A Radar Telemetry Integrated Correction Transceiver Design

ZHANG Xiao-guang， WU Bing

（The 38th Research Institute of China Electronic Science and Technology Group Corporation ， Hefei Anhui  230088）

Abstract：In this paper an integrated correction transceiver design for digital array radar and telemetry is discussed， the working principle and hardware and software design of integrated correction transceiver are studied， the performance of digital transceiver circuit is tested.

Key words：digital array; integration; correction transceiver; FPGA