关于门控组件的高精度低抖动同步技术研究

阮奥

江汉大学 湖北 武汉 430058

引言

在恶劣环境的影响下，传统微光成像设备已经不能够在一些工作中实现高分辨率的成像，因此对于水下成像等工作的开展，门控组件精度及抖动控制以及系统延迟精度控制应当进一步加强。门控组件精度及抖动受到外部触发脉冲的影响，为了使门控组件实现同步控制技术，就要降低外部触发脉冲的影响，控制延时和抖动。

1 脉冲形成与延迟脉宽控制设计

1.1 脉冲形成

门控组件的工作原理就是将脉冲信号从输入设备传输到控制器，在控制器上进行对比与储存以后，运用输出设备指令电锁来完成开门动作。在这一过程中，脉冲信号的形成是重点，为了满足门控组件开关的需求，对于形成的脉冲信号有着一定的要求，具体脉冲信号的脉宽由总电容量决定，负载阻抗与电容也决定着脉冲前沿，其具体脉冲形成公式为，其中tw表示脉宽，C0表示单级电容，L0表示单级电感，n表示脉冲形成的线级数。

1.2 延迟脉宽控制设计

当外部触发形成脉冲信号时，延迟单元是这一过程所需的必要功能，对于具体数值延迟时间的控制是通过选择延迟脉宽来实现的。一般来说，每个抽头的延迟时间都是固定的，这是由于延迟单元的配置是固定模式，为了消除时间精度对于给脉冲信号带来的输入抖动问题，在外部触发形成脉冲信号在经过延迟单元后会直接进入输出系统或进入到下一个延迟单元。时间精度通常情况下是5ns，而这么短的时间内是做不到采取脉冲前沿的，因此在5ns内会存在着不能确定的抖动。

想要形成可以调控脉宽的脉冲信号，就要对外部触发输入过程以及抽头的输出过程采取逻辑运算，还要对每个抽头的延迟时间进行控制，将两个经过不同延迟单元输出的脉冲信号进行异或运算，然后再将运算结果与其中一个脉冲进行异或运算，就可以控制该脉冲信号的脉宽，但该逻辑运算方式只能够在一定范围内控制高精度、低抖动的脉冲脉宽以及延迟时间，对于更加细致范围内的脉冲不能够实现控制，因此，此时可以采用传统时间计时方法来进行延迟时间和脉宽的控制。通常情况下，门控组件的脉宽和延时值的设置都会略高，可以达到几十微秒，5ns的精度完全足够。

2 lODELAY模块设计

2.1 IODELAY模块介绍

IODELAY模块设计是数字电路选取脉冲的方法，该方法可以进一步提高电路的应用范围以及应用精确度，对于控制脉冲延迟和脉宽的能力也能够提高，能够实现对于脉冲距离的选择以及控制精确图像的清晰度，实现脉冲信号输出的高同步，进一步提高成像可靠性。IODELAY模块是构成延迟单元的模块之一，IODELAY模块的作用是控制脉冲信号输出和输入的数值，通常情况下，IODELAY模块的延迟单元是一种环绕型的延迟单元，具有64个tap，每64个tap所产生的延迟时间可以作为一个参考周期，IODELAY模块可以作为组合输入输出通道，也可以作为寄存器输入输出的通道，还能够直接被使用，在IODELAY模块中，各脉冲信号可以独立延迟，与IODELAY延迟单元相连接的端口是什么类型，信号就可以选择以哪种形式输入，IODELAY延迟单元所连接的输出端口是DATAOUT，IODELAY延迟单元的输入信号端口有三种，分别是DATAIN、ODATAIN以及IDATAIN，若选用ODATAIN作为输入端口，就不能够进行后期的逻辑处理，本文采用固定操作模式来进行输出数据的操作[1]。

2.2 IODELAY的级联

使用IODELAY模块将时间周期分为32个tap，然后运用模块原语来控制模块延时时间，要求时间频率为290-310M或频率为190-210M。IODELAY模块之间采用级联的方法进行连接，保证每个IODELAY模块都可以单独输出，也可以从一个模块的输出进入到下一个模块的输入，这就可以使IODELAY模块可以作为一个单独的抽头，然后通过观抽头之间的逻辑运算来进行脉冲信号的选取。

将IODELAY的级联完成以后就要进行综合的操作，观察每个延迟单位的分布情况，保证延迟单位的排列方式符合正常顺序，若延迟单位的排列顺序出现错乱，则可能会导致内线路回绕的现象，最终导致延时时间加大，抽头的精准度也会下降，影响逻辑计算，因此，在设计的过程中要对IODELAY模块的位置进行控制，尽量让其与输出端口靠近。

3 功能的验证

在设计结束后要对IODELAY的级联逻辑输出功能进行验证，一般采取的验证方法为抓取不同方法下同步控制电路板的脉冲输出，使用的抓取工具为示波器，将脉冲输出情况展现在示波器的屏幕上，通常选取5ns内的脉冲情形，然后通过观察不同方法的脉冲输出可以发现，其他方法下脉冲波形会产生较大的波动，而IODELAY设计的逻辑方法可以有效降低脉冲波形的波动，对于外部触发的抖动有着控制作用，可以实现门控组件的高精度、低抖动同步控制[2]。

4 方法的分析与对比

根据示波器的脉冲波形图分析可知，对于脉冲延时和脉冲脉宽的控制仅依靠于时钟的计算方式是存在着较大缺陷的，这种缺陷是不可避免的，是由于时钟本身的频率所导致的，时钟的最小计时单位为5ns，这5ns内，利用时钟采取脉冲触发的上沿会存在着不可控制的抖动，使得组件之间不能够实现同步控制。而通过设计IODELAY延迟单位，来构建逻辑计算方法，可以减少这种抖动频率，但因为延迟单位的数量有限，这种方法所能够调节的脉冲延时和脉冲宽度也受到限制，对于大范围的逻辑计算不能够实现，对于小范围的调节能够满足，例如脉宽为200ns，抖动为5ns是能够实现的，但对于脉宽为5ns，抖动大于1.5ns的控制是不能够实现的。

5 结束语

综上所述，要实现门控组件的高精度低抖动同步控制，就要基于逻辑运算方法来进行设计控制模式。由本文分析可知门控组件的高精度低抖动同步技术研究包括：脉冲形成与延迟脉宽控制设计、IODELAY模块设计、同步功能的验证以及方法的分析与对比。