无线充电qi协议的主控制器的低功耗设计

张二丽

摘要：从1889年Nikola Tesla发明了著名的Tesla线圈开始，对无线充电技术的研究受到了广大设计者的重视，华为2018年发布的无线充电技术，其最大功率可达15 w，标志着无线充电时代的来临。但是由于芯片集成度的提高，SOC的功率密度越来越大，低功耗设计成为无线充电技术中应该关注的问题。针对Qi wirelesspower transfer version 1.1.2，采用格雷码的编码方式，二级门控时钟，多阈值电压以及低功耗计数器等功耗优化技术，使得该协议中主控制器的功耗降低了30%。

关键词：无线充电;数字电路;低功耗

0引言

在传统无线传感网络中，一般使用蓄电池充电，需要不断更换电池，在制约了无线传感网络实际部署与广泛应用的同时大大提高了网络的维护成本。而早在1988年，约翰.鲍尔斯在实验室第一次成功用无线充电技术点亮了1米外的60 w的灯泡，无线充电技术的可行性得到论证，至此无线充电技术的研究越来越受到重视。

为了规范无线充电技术，WPC联盟提出的QI协议，该协议采用定频调占空比的架构利用控制器不断地对电路进行监控，通過调整线圈上的电压进行无线传输能量，与用蓄电池相比，其成本大大降低，但是伴随着摩尔定律的盛行，每一代半导体工艺技术的提高，芯片密度的增大，对于设计者来说功耗就成为了必要的关注问题，电压大小，dual-Vth和栅极尺寸都与低功耗技术密切相关。本文主要是对在RTL级电路设计的基础上进行低功耗设计。

1数字电路功耗的形成

电路中的功耗分为两类：静态功耗和动态功耗。静态功耗主要是待机时的功耗，主要由泄露电流组成，一方面是由于MOS管阈值电压的存在，使得器件在关断状态下，具有亚阈值特性，因此会产生亚阈值电流。动态功耗主要是由于短路电流和负载电容充电引起的。而在这两部分中有三种最主要的功耗消耗：对电容进行充放电的跳变功耗，在电路反转过程中产生的短路电流功耗和MOS器件的漏电流损耗。其原理如下：当输入电平为低时，PMOS管会对输出节点上的电容进行充电，当输入电平为高电平时，NMOS会对电容进行放电，从而达到反相器的效果，在这一过程中形成了MOS管的动态功耗，如下图1所示。

PN结反向电流14（PN-junction Reverse Current）

源极和漏极之间的亚阈值漏电流12（sub-thresholdCurrent）

栅极漏电流，包括栅极和漏极之间的感应漏电流13（Gate Induced Drain Leakage）

栅极和衬底之间的隧道漏电流11（Gate Tunneling）

静态功耗主要于工艺有关。由于无线充电是数模混合电路，故对控制器的设计要考虑模拟方面的需求，采用的是0.25un，5 V的标准CMOS数模混合库。

2无线充电设计的总体架构

根据无线充电QI协议中控制器的设计要求，其控制器的设计架构如下图3a所示。该架构主要有：状态机，计数器，选择器和移位寄存器构成。状态机的设计如下所示，主要负责计数器的启动，在不同的状态下接收相应的数据包，并进行CRC的比对，但在协议中使用的状态只有ping，selection，identication，powertransfer，在这四个状态下由于在identification状态下需要控制的信号较多，为避免瞬时功耗太高，将此状态根据数据包的不同进行了如下图所示的划分。计数器：由于控制器需要不断监控电路以及接收方的充电情况，所以需要不断接收数据包，不同的数据包的data位宽是不一样的，故需要计数器对发送来的数据位进行计数，同时不同的数据包之间有一定的时序要求，当超过一定的时间时未接收到相应的数据包，则电路进行断电处理。移位寄存器用来存储接收方发送过来的识别配置数据包以及当前充电的状态和电量的多少等，并将接收到的串行信号转变为并行信号。

3低功耗设计技术。

3.1采用二级门控时钟电路控制功耗

时钟信号是整个电路设计中反转率最高的信号，由此而带来的动态功耗是相当大。但是在单个时钟周期中，需要工作的模块并不是很多，故在设计中利用RTL特有的编码方式，在综合的过程中加入相应的命令，就可以采用门控时钟的设计方式来降低功耗，但是一般情况下采用一级门控时钟控制，但是由于无线充电对于功耗的要求，在这里采用二级门控时钟，其相应的电路图如下所示，从图4a与图4b中可以看出，与一级门控时钟相比，二级门控时钟减少了三个与门而多了一个CGcell，且它能在减少系统面积的同时也降低了组合逻辑电路的功耗和第二级CGcell的功耗。门控基本原理就是通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的。

3.2分段式的移位寄存器

对于QI协议的控制器，需要接收很多数据包，其中数据包的结构如下图5a所示，在设计中为了降低移位寄存器的翻转率，我们将移位寄存器按照8bit一组进行了划分，如下图5b所示，很明显在存储数据的时候只对当前的8bit寄存器翻转。

3.3计数器的设计

在接收数据包的过程中，需要不断地监控时间，所以就要用到计数器，在通常地设计中，用的是同步计数器，计数器主要是由触发器构成，在同一时钟下，所有触发器是同时翻转的，所以增加不必要的功耗，采用Jk触发器构成的异步计数器，在每次计数时只有第一级触发器连接高电平，第二级触发器由第一级的输出端的下降沿驱动，第三级触发器由第二级的输出端的下降沿驱动，以此进行，来降低功耗，如下图6所示

3.4状态机的编码方式

一般来说状态的转变是按照流程一步步走下来即可，但是在跳变的过程中会因为编码的方式而造成功耗多少的不同，一般来说，在设计时，尽量采用格雷编码方式，相邻状态之间只有一位数据发生变化，从而降低了功耗。

4功耗分析结果

无线充电设计是一种数模混合的电路，故本次使用CSMC 0.25 gm 5 V enhance BCDMOS的标准单元的库，其经过功耗优化之后结果如下图7a所示。

与下图7b中未进行功耗优化的电路相比，可以发现其功耗大幅度降低，功耗优化率达到了30%。