可测试性设计技术与芯片质量

宋洁

【摘 要】为了适应电子系统的国产化、小型化、高性能、高可靠性的发展需求，使用芯片Die来减小体积并提高整机集成度的混合集成电路HIC、多芯片组件MCM产量日益提高。同时，由于进口芯片禁运的限制，业内对我国国产半导体集成电路芯片的质量与可靠性提出了更高的要求。在这种情况下，急需有相应的半导体集成电路芯片质量与可靠性保证方法来弥补这一短板，目前技术水平下需从设计、工艺、筛选验证方面保证半导体集成电路芯片质量与可靠性保证方法。

【关键词】可测试性设计;半导体集成电路芯片;质量

随着集成电路设计规模增大、复杂度提高、设计周期缩短，芯片测试面临诸多问题需要解决，已成为集成电路发展的瓶颈，因此可测性设计在芯片设计中的作用越来越重要。要实现完善的测试，需要考虑多方面测试要求，如面积开销、测试功耗、额外引脚需求等，而选择适用的测试策略就更为重要，合理应用DFT设计中的各种策略，从测试角度而言，可提高芯片的可测性、提高故障覆盖率、降低硬件开销及测试功耗等;从功能设计角度而言，合适的测试策略可使测试对功能的影响降到最低。

一、可测试性设计的重要性

KGD支持广泛的技术和产品，确保ASIC芯片设计的高质量。首先是对于芯片设计的功能性仿真和验证。设计工程师可以采用包括系统级仿真、R1L仿真、门级仿真、形式验证、时序分析、功率分析、信号完整性分析等一系列的步骤和手殴来确保设计执行期望的正确功能，功能仿真是否充分或者完备。主要由功能仿真向量集来决定，通常有一些辅助的工具来评估功能仿真向量集的完备程度，功能仿真向量集同样也可以用于生产制造芯片的后期测试，也称为功能测试。有的工程师认为由于充分仿真过设计的电路，所以功能测试向量应该可以满足测试的需求，实际上，功能仿真数据还很不完备，通常情况下功能测试向量所能达到的测试覆盖率只有50%到60%左右。另外，功能性测试向量的产生和运行都十分昂贵，测试的质量也得不到保证，与此同时，功能测试向量也不便于失效器件的故障诊断。

二、可测试性的关键技术

1、可测试性度量。要提高产品的可测试性，首先要对产品的可测试性水平进行描述，也就是进行可测试性度量。可测试性度量方法需滿足精确性和简单性两个要求。所谓精确性是指可测试性度量方法能准确地预计产品测试程序生成的困难，并且定位到产品的某一部分，从而便于对产品设计进行更改。而简单性要求则是指度量可测试性的计算量应小于测试程序生成的计算量，否则，可测试性度量方法就会失去实际的应用意义。

2、可测试性机制的设计与优化。可测试性设计的过程就是将某种能方便测试进行的可测试性机制引入到产品中，提供获取被测对象内部测试信息的渠道。有效的设计可测试性机制是成功提高产品可测试性水平的基础。现有的可测试性机制设计方法包括方法、电平灵敏设计、技术、边界扫描机制等。可测试性机制的引入可以提高系统的可测试性指标，降低产品的全寿命周期费用，但同时也会在一定程度上提高产品的成本。因此，综合权衡可测试性机制的性能和费用，进行可测试性机制的优化设计是可测试性技术能否成功应用的另一个重要因素。

3、测试信息的处理与故障诊断。为了实现提高产品质量和可靠性，降低系统全寿命周期费用的目标，要求可测试性技术能够方便、快捷地获取有关被测产品状态的信息，确定产品工作正常与否、性能是否良好、是否存在故障以及存在何种故障，以便于采取调整设计、排除故障、更换备件等后续行为。在对复杂的对象进行测试时，难点往往不在于如何获取测试信息，而在于如何对所获取的大量信息进行处理。

三、芯片质量与可靠性保证方法

鉴于KGD技术尚不成熟，其技术难度和成本均很高，尚不具备推广的条件。为解决这一问题，行业内比较认可的观点是“可靠性是靠设计、制造出来的”。因此，为了保证半导体集成电路芯片的质量与可靠性，需从以下进行。

1、设计保障。对半导体集成电路芯片在以后工作条件和应用环境下，以及在规定的工作时间内可能出现的失效模式，采取相应的设计技术，使这些失效模式能够得到控制或消除，从而使设计方案能同时满足其功能、特性和可靠性要求。具体分为以下技术：常规可靠性设计技术。包括冗余设计、降额设计、灵敏度分析、中心值优化设计等。主要失效模式的器件设计技术。包括热载流子效应、闩锁效应等主要失效模式，合理设计器件结构、几何尺寸参数和物理参数。

对主要失效模式的工艺设计保障。包括采用新的工艺技术，调整工艺参数，以提高半导体集成电路芯片的可靠性。

2、工艺保障。通过可靠性设计，为芯片的可靠性水平奠定了基础，最终芯片产品的实际可靠性水平取决于芯片的制造工艺。为保证工艺可靠性要求的实现，从芯片生产涉及的环节应主要考虑以下方面的控制：

1）原材料控制。包括对掩膜版、化学试剂、光刻胶、特别对硅材料等原材料的控制。控制不光采用传统的单一检验方式，还可对关键原材料采用统计过程控制SPC技术，确保原材料的质量水平高，质量一致性好。

2）工艺加工过程的控制。包括对关键工艺参数进行 SPC 控制、工序能力分析、设计等，同时对工艺加工关键环节建立工艺检验手段，如对氧化层的针孔和裂纹的检验、对可动金属离子的检验、对金属层稳定性的检验等。此外，工艺方面的保障还应包括对操作人员的培训和考核、对环境洁净度的控制和建立先进的生产质量管理信息系统等方面。

3、筛选、验证保障。设计、加工的半导体集成电路芯片交付之前，需进行筛选、检验以保证芯片的质量与可靠性。对半导体集成电路芯片进行 100%筛选、鉴定检验和质量一致性检验。通过 100%筛选尽可能地剔除早期失效芯片。通过这种方式，验证整批裸芯片的质量与可靠性水平能否满足用户要求和长期可靠性要求。而按不同要求检验的芯片分别达到相应质量等级要求。通过这种方式，不但能够指导半导体集成电路芯片研制单位设计、制造相应质量等级要求的芯片，同时也便于使用单位选用，满足其不同应用环境的使用需求。

目前，国内KGD技术尚不成熟，半导体集成电路芯片质量与可靠性保证的标准尚未出台。在此背景下，提出了半导体集成电路芯片质量与可靠性保证需从设计、工艺、筛选验证方面进行，在筛选验证方面提出了芯片筛选相结合的方式，通过保证最大限度地满足混合集成电路、多芯片组件对半导体集成电路芯片的质量与可靠性要求。

参考文献：

[1]黄云，恩云飞.KGD质量与可靠性保证技术[J]. 半导体技术，2019，30（5）：40-43.

[2]史保华，贾新章，张德胜.微电子器件可靠性[M].西安：西安电子科技大学出版社，2019，03.

[3]成立，王振宇，高平，祝俊.VLSI电路可测性设计技术及其应用综述[J].半导体技术，2019（5）：20-24.

（作者单位：中芯国际集成电路制造天津有限公司）