带浮空层的LDMOS 器件特性研究

赵婉婉，冯 懿，陈子馨

（1.上海电力大学，上海200090；2.国核自仪系统工程有限公司，上海200241）

引言

随着功率半导体器件的不断发展，功率器件逐渐成为人们研究的热门器件。而横向双扩散金属氧化物半导体（LDMOS）作为常用的功率器件，因其制造工艺简单且易实现，一直是人们研究的重点[1]。

导通电阻和击穿电压作为LDMOS 的重要参数，低导通电阻高击穿电压一直是研究学者研究的主要方向[2]。提高LDMOS 器件性能的技术有：超结技术[3]、场板技术[4]、降低器件表面电场[5]等技术。降低器件表面电场（Reduced Surface Field，RESURF）技术，通过辅助耗尽作用，优化LDMOS 器件漂移区的电场分布，提升LDMOS 器件性能。随着RESURF 技术的不断发展与改善，人们提出了Double-RESURF 及Triple-RESURF 结构等改善器件的性能。RESURF 技术，主要是通过优化器件的横向电场，提高器件击穿电压，达到改善器件击穿电压的目的。而器件击穿电压大小，不仅与器件横向电场有关，也与器件的纵向电场有关。通过对器件纵向电场的优化，也能有效改善器件的击穿特性。

本文在Double RESURF 器件结构的基础上，通过在衬底上引入部分N 型浮空层，构建了一种带有部分浮空层 的LDMOS （Partial floating layer LDMOS，PFL-LDMOS）。利用TCAD 仿真软件，对器件进行电学仿真，通过对仿真结果的分析与讨论，进一步优化器件的结构参数，改善器件性能。

1 器件结构

图1 为器件的结构图，其中（a）为PFL-LDMOS 结构图，（b）为具有Double RESURF 结构的LDMOS（D-LDMOS），（c）为传统LDMOS（Con-LDMOS）器件结构图。图中Ld 表示器漂移区长度，Tepi 为浮空层距离器件漂移区的距离以此来表示浮空层的位置，Lf 表示器件浮空层的长度。由图可知D-LDMOS 相较于传统LDMOS 器件，漂移区中掺杂了P 型埋层，P 埋层辅助耗尽漂移区，改善器件性能。PFL-LDMOS 在D-LDMOS 的基础上，引入浮空层，在纵向电场上引入了新的电场峰值，优化器件的纵向电场，提高器件击穿电压。

本文所研究的器件漂移区长度Ld 为60um，外延层厚度Ts 设为20um，衬底掺杂浓度为e14cm-3，P 型埋层浓度为2e15cm-3位于器件表面。

2 仿真结果分析与讨论

图2 是PFL-LDMOS、D-LDMOS 以及Con-LDMOS器件的电势分布图以及电场分布图。由图2（a）可知，衬底上部分浮空层的引入，使得衬底上的等势线向下延伸，衬底耗尽更完全。PFL-LDMOS 器件的击穿电压由DLDMOS 的754V 增加到817V；与Con-LDMOS 相比，PFL-LDMOS 击穿电压增加15%。图2（b）和（c）为器件表面电场以及漏端电场分布图，分析可知，PFL-LDMOS 器件由于衬底上浮空层的引入，器件纵向电场产生了新的电场峰值，使得器件纵向电场分布向衬底延伸，同时优化了器件的表面电场，使得表面电场分布更加均匀，增大了器件击穿电压。器件结构参数作为器件设计的重要参数，对器件性能会产生影响。为进一步提升器件性能，通过器件参数的优化，对器件参数与击穿特性间的关系展开研究。

图2 电势分布图以及电场分布图

图3 不同Lf 下，器件击穿特性曲线与电场分布

图3 为浮空层长度Lf 下，器件击穿特性曲线与电场分布。由图（a）的仿真结果可以看出，浮空层长度会影响器件击穿特性。随着器件浮空层长度的增加，击穿电压先随Lf 的增加而增加，当浮空层长度等于30um 时，器件击穿电压达到最大值，而后随着浮空层长度增加器件击穿特性较小。当浮空层较短时，器件漏端电场范围较小，且器件电场在浮空层处产生的峰值较小，电场分布不均匀，器件击穿电压小，击穿特性差。当浮空层长度较长时，器件P 区与N 区无法达到剂量平衡，也会降低器件击穿电压。通过分析可知，相同条件下，当浮空层长度为30um时，器件击穿特性达到最优。

3 结论

本文提出了一种带有部分浮空层的PFL-LDMOS，利用仿真软件建立二维击穿模型，通过器件参数优化改善器件击穿特性。仿真结果表明，浮空层的引入能有效提高器件击穿电压。参数优化结果表明，当浮空层长度为30um 时，器件击穿特性达到最优；参数优化结果为LDMOS 器件设计提供依据。