基于FPGA设计的时序信号产生器

中国电科安徽四创电子股份有限公司 夏 丹 倪文飞 崔 扬

雷达系统是由很多分系统组成的一个复杂系统。各分系统之间需要按照约定的全机工作时序协调工作。随着微电子技术的发展和电子战对雷达性能要求的不断提高，雷达整机时序信号的高精度，稳定性设计也显得越来越重要。雷达时序产生器以不同脉宽及时宽的脉冲信号的形式，为雷达整机正常工作提供稳定可靠的时序。

本设计属于数字电子技术领域，特别涉及一种基于FPGA设计的时序信号产生器。现代雷达系统时序主要采用FPGA,DSP,MCU等芯片实现。FPGA具有开发周期短，可靠性高，扩展性好等特点，因此大部分雷达系统采用FPGA作为控制芯片。基于FPGA设计的时序信号产生器，可方便快速地产生稳定的高精度的时序信号，以使雷达系统正常工作。本设计具有抗干扰性强，实时性高的优点，而且具有集成度高、通用性强的特点。

本设计通过以下技术方案实现的：由控制信号输入模块，时序信号产生模块两个部分组成如图1所示。

图1 硬件模块示意图

控制信号输入模块中的芯片的型号为美国Maxim Integrated Products公司生产的串口芯片MAX232。MAX232的数据波特率可达到120Kbps，可满足绝大多数雷达数据通信场景。

时序产生芯片使用的是美国Altera公司生产的stratix II GX的EP2SGX90EF1152I4芯片。时序信号产生后再通过TEXAS公司生产的SN74ALVC164245DL芯片输出。

EP2SGX90EF1152I4的I/O引脚首先与所述控制信号输入模块的引脚RXout相连，其次与时序信号输出模块芯片SN74ALVC164245DL相连接。

表1 控制指令

由终端软件发送相关控制指令至控制信号输入模块的串口芯片MAX232的RXin引脚以后，MAX232将其通过RXout引脚输出到EP2SGX90EF1152I4，串口芯片每帧数据位数为10位，首位为起始位，末位为校验位，中间8位为真实数据位。不同控制指令对应不同的时序信号。EP2SGX90EF1152I4在工作在6MHz时钟下，当收到控制指令后，将其解析为64位数据的控制信号，每8位数据表示一个字节，数据的格式如表1所示（指令均为十六进制）。

充电触发和导前触发为雷达工作的两个周期性脉冲信号，本文将充电触发默认为4us的低电平，导前触发默认为2us的低电平。

EP2SGX90EF1152I4通过串口芯片收到64位数据时，需要对前3个字节进行校验，即当1-3个字节的数据位CCA4A4时，认为数据有效，可提高抗干扰性，收到其他指令控制芯片不作任何响应。当FPGA收到CCA4A401则表明是切换充电触发的时序模式，即时序1和时序2的切换。当FPGA收到CCA4A402则表明是雷达整机工作重复频率的切换。FPGA收到控制指令后进行解析，在6MHz时钟下做相应计数处理，产生周期性的不同时宽的脉冲信号。

若将重复频率设置为十六进制的03E8，即1KHZ，则FPGA会每1KHZ产生一个4US的低电平脉冲信号和一个2US的低电平脉冲信号，并根据时序指令固定两个脉冲信号的相对距离。充电触发与导前触发的时序图如2所示。

图2 时序示意图

结论：雷达工作的重复频率定义了整机工作的一个周期长短，重复频率可以是等重频也可以是参差重频，本文以等重频为基准设计。雷达时序定义了发射机、接收机等各分系统的开关及工作状态，本文只列举一个相对关系，本设计可以根据系统需求产生各种稳定可靠的时序信号。