探讨基于多核DSP的软件主从架构设计

陈泓言 王浩

北京动力机械研究所 北京 100074

引言

所谓“DSP”，即Digital Signal Process的简称，意为数字信号处理技术。基于多核DSP的软件主从架构设计，就是以配备有数字信号处理功能的多核芯片为硬件基础，进行特定软件架构的规划搭建。现阶段，该项技术工作已被广泛运用在智能家电、工业控制、移动通信、网络设备等多个领域当中，并发挥出了提升节能降耗水平、提高指令执行速率、增强信号处理兼容性等多种积极作用。

1 基于多核DSP的软件主从架构的设计需求

为了确保软件主从架构的应用质量，相关人员必须要以多核DSP芯片及其他硬件配置为基础，开展设计需求的全面化、实际化分析，为设计思路的合理规划提供有力依据。接下来，以业内常用的TMS320C6678八核DSP芯片为例进行具体说明：

首先，在不考虑外设支持的情况下，八核DSP芯片的L1、L2内存空间分别为每核32KB、512KB，对信息数据的承载能力相对有限。所以，相关人员在软件主从架构的设计实践中，应对内存空间进行合理的划分配置，以避免处理器在运行过程中发生系统过载的情况，增大软件程序进程阻滞、崩溃无响应等故障问题的发生概率[1]。

其次，在设计多核DSP的软件架构时，必须要对主核与从核的数量、功能进行合理分配，以确保满足复杂的软件程序运作机制，实现多种软件任务的有效执行。在此基础上，还需避免不同功能核芯之间存在冲突或干涉，并保留核与核之间基本的数据交互与信息共享关系。

最后，为了提高基于多核DSP的软件系统的适用性与发展性，相关人员在开展主从架构设计时，还需要预留出充足的数据接口与扩展点，以满足软件程序后续的换代升级、模块增删、规模拓展、自定义开发等需求。在TMS320C66787芯片中，每个核都可实现操作系统的独立运行，且具备独立的以太网接口与SRAM。所以，可采取预留整体从核的方式，为软件系统提供出可靠的拓展空间。

2 基于多核DSP的软件主从架构的设计思路

2.1 软件主从架构的内存空间设计

一般情况下，多核DSP芯片保佑4MB的片上共享内存、32KB的L1单核内存以及512KB的L2单核内存。在此基础上，还可支持一定量的外部扩展内存，如DDR3的2GB外存。在开展软件主从架构的设计实践时，相关人员应对核芯单体、芯片整体的存储空间进行科学分配，以免软件系统搭建完成后出现程序频繁崩溃的情况。首先，为了满足多个从核多量化的数据处理与操作响应需求，应将4MB共享内存中的3MB留给从核使用，仅将1MB空间分配给主核即可。其次，为了获得更快的数据处理速度，可将多核DSP芯片的所有L2内存设为Cache，以便于目标地址的快速访问。最后，对空间较大的外部扩展内存进行细化分配，分别将256MB、512MB提供给主核、从核，余下空间则保留下来用于软件的升级拓展，或同样设置为Cache，进一步提高数据存储缓冲与快速处理的能力水平。此外，空间较小的L1单核内存可不作处理，以满足主核、从核的最基本数据交互需求。

2.2 软件主从架构的功能结构设计

在基于多核DSP芯片设计软件系统的主从架构时，可将0核设置成主核，并将其余核设置为从核，如TMS320C66787芯片为八核处理器，则1核到7核为从核。其中，主核主要负责软件系统的核心控制、通信交互与任务管理，从核则负责执行任务，对相关信息数据进行算法处理与传输存储。同时，各从核之间应保证相对独立性，避免从核出现功能交叠、算法重合、路径混乱的情况，以免对软件的有效应用产生负面影响[2]。例如，在设计以TMS320C66787芯片为硬件基础的工业控制软件系统时，相关人员可将1核作为主控管理核芯，用于用户操作指令的反馈，以及多种工业设备的数据调度。将其余7个核作为次核，用于设备运行过程中温度、电流、电压等数据的动态获取与运算处理，并将处理结果反馈给主核，以此推动工业控制行为的实施。

2.3 软件主从架构的数据交互设计

在保证多核DSP芯片中各核独立的基础上，还需要实现核之间的数据交互。通常情况下，这一需求可依托芯片的4MB共享内存以及外部扩展内存进行满足。设计实践中，可先建立其主核与从核共同使用的DDR3存储空间，并建立起相应的FIFO队列。在软件系统的运行时，FIFO队列的首尾两端指针会出现动态变化，以此表明是否存在可用于共享的存储空间，从而为主核、从核的数据共享、通信交互提供依据。同时，应确保各个从核与FIFO队列之间的匹配性，防止FIFO队列在沟通主核时出现相互干涉的情况。值得一提的是，在这样的设计方式之下，主核与从核的交互无须CPU参与支持，因此能有效避免CPU的利用消耗，为系统运行效率的保持与提升提供有力支持。

3 结束语

总而言之，多核DSP芯片与普通芯片存在结构上的明显差异，所以相关人员在开展软件主从架构设计时也应体现针对性。实践中，应对内存空间配置、核芯主从关系、系统升级拓展等方面的需求进行充分考量，并结合多核DSP芯片的硬件基础条件，进行内存、功能、数据交互等方面的合理设计，以促进芯片价值的充分发挥，保障软件系统投用运行的稳定性、高效性与安全性。