Ka频段平衡式GaN射频功率放大器芯片

王海龙，崔 亮

（中国电子科技集团公司第十三研究所，河北 石家庄 050000）

0 引 言

近年来，随着GaN 单片微波集成电路（Monolithic Microwave Integrated Circuit，MMIC）功率放大器芯片的快速发展，以GaN MMIC功率放大器芯片为依托的宽频带、大功率、高效率功率放大器也逐渐朝着高可靠性、低研发成本、易装配使用以及体积变小等方向发展。功率放大器是射频系统中的重要元器件，其饱和输出能力、功率附加效率（Power Added Efficiency，PAE）、芯片尺寸、芯片寿命以及芯片可靠性等直接决定了射频系统发射通道的指标性能。其中，平衡式功率放大器具有输入输出回波损耗指标好、电路稳定性优良以及受外界Load Pull（负载拉移）的影响不大等优点。在实际工程使用过程中，输出负载一般难以充分保证完全匹配50 Ω特性，输出阻抗对芯片指标性能的影响非常大，而使用平衡式放大器可以在一定程度上降低芯片对输出负载的敏感度[1-5]。

1 Lange耦合器设计

对于Lange耦合器仿真设计，其性能主要由耦合器的长度、耦合带线的线宽以及耦合线之间的距离来决定。对于指定的GaN单片集成电路工艺，材料衬底厚度和材料介电常数都是固定的，同时带线的最窄宽度和最近带线间距都受到工艺规则限制。本文采用的是0.15 μm GaN工艺，GaN介电常数为9.8，最小的带线宽度为5 μm，最小的带线间距离是5 μm。在这样的工艺规则约束下，Lange耦合器设计流程如下。

首先，设计50 Ω负载电阻。为了达到功率输出的要求并降低电阻寄生参数对设计的影响，对电阻采取两两并联的措施。

其次，设计输出阻抗转换网络。由于Lange耦合器设计之初的阻抗为50 Ω，连接芯片输出端的金丝在Ka频段影响已经非常大，不能再简单地使用感值来拟合，因此必须通过匹配将外围金丝的影响匹配掉，整体结构如图1所示。在设计匹配时，采用高频结构仿真（High Frequency Structure Simulator，HFSS）电磁场仿真设计方法，充分考虑涉及到的电磁场不连续性。

最后，将上述两个流程生成的S2P参数当作耦合器的端接阻抗，同时对耦合器的线长、耦合带线宽度以及耦合线之间的距离进行优化，仿真各个端口的回波损耗、插入损耗以及隔离度。Lange耦合器最终仿真结果如图2所示。

图2 Lange仿真结果

2 单通道功率放大器设计

放大器根据负载牵引测试数据进行设计，单路放大器的电路拓扑如图3所示。漏级偏置电源为24 V，晶体管静态电流设置为100 mA，晶体管工作于AB类放大模式。

图3 电路拓扑

（1）设计每一级晶体管的尺寸。考虑到输出级匹配电路损耗的同时确保输出功率满足需求，末级晶体管使用8个6 μm×60 μm晶体管，总栅宽为2.88 mm。输入放大级和驱动放大级晶体管设计时需要充分考虑晶体管增益和匹配电路的插入损耗。前级选用1个300 μm（单指栅宽为50 μm）的单胞器件，第二级选用2个300 μm（单指栅宽为50 μm）的单胞器件，第三级选用4个300 μm（单指栅宽为50 μm）的单胞器件。

（2）设计输出匹配电路，将端口阻抗Z1匹配到最佳负载阻抗ZL。在需要的带宽内获得足够大的输出功率和较高的效率之所以是设计中的难点，是因为这个设计窗口很小，对电路拓扑、模型精度以及仿真精度都提出了较高的要求，对于宽带电路而言难度更大。此外，最佳功率阻抗点和最佳效率阻抗点可以通过在片负载牵引测试的方法得到。

（3）设计级间低通网络匹配电路和输入低通网络匹配电路。驱动放大级和输出级的级间匹配电路非常重要，特别是针对宽带功率放大器，级间低通网络匹配电路匹配不好将导致末级晶体管无法达到饱和输出。本芯片中的驱动放大级晶体管按照最佳功率负载阻抗去设计低通网络匹配电路，前级匹配和第二级的设计主要考虑增益、增益的平坦度以及输入驻波等。

经过版图设计后的平衡式功率放大器仿真结果如图4所示。

图4 平衡式功率放大器仿真结果

3 芯片加工与测试

3.1 芯片加工

根据产品的性能指标要求，本文设计的Ka波段功率放大器芯片采用0.15 μm GaN 赝配高电子迁移率晶体管（Pseudomorphic High Electron Mobility Transistor，PHEMT）芯片工艺，该工艺具有输出功率大、可生产性好以及可靠性高的特点。MMIC的主要工艺流程如图5所示。

图5 MMIC加工工艺流程

对材料结构进行分析研究，通过优化设计获得兼顾线性的高效率、高功率密度GaN PHEMT材料，加强通用工艺能力建设，严格控制器件的制造工艺，以获得良好的器件性能。最终的电路版图如图6所示。

图6 芯片最终版图

3.2 芯片性能测试

基于GaN HEMT工艺制作电路，芯片使用SiN进行隔离保护，晶圆背面和地孔通过电镀金来使电路接地，降低源级电感。设定测试频率为33～37 GHz、工作电压为24 V、脉宽为100 μs、占空比为10%、输入功率为20 dBm，饱和输出功率实测结果如图7（a）所示，功率附加效率实测结果如图7（b）所示。

图7 设计芯片的测试结果

由图7可知，输出功率大于44 dBm，功率附加效率大于26%，符合预期设计要求。

4 结 论

基于0.15 μm GaN PHEMT单片工艺设计了一款33～37 GHz频段功率放大器电路，该芯片采用了四级级联放大的结构形式，利用微带线完成射频输入匹配、末级输出与级间匹配。该放大器芯片的实际测试结果符合预期要求，具有一定的应用价值，值得借鉴。