功耗

  • 移动通信终端网络功耗智能优化方法研究
    实现移动通信终端功耗的精细化管理,是更切合实际的解决问题思路[1]。移动通信终端在享受网络服务期间,程序变迁和反馈数据的获得都在很大程度上依赖于网络环境和通信质量。以智能手机为例,它们在网期间一般处于5G 网络环境和Wi-Fi 网络环境中,经常受到信号强度不稳定的影响[2]。由于信号强度不断变化,因此会导致网络重连、网络延迟等问题,极大地消耗了智能手机的带电量[3]。该文的研究目的就是构建移动通信终端的功耗模型,并分析各种导致智能终端功耗过大的因素,从而设

    中国新技术新产品 2023年17期2023-10-16

  • 突风扰动下的扑翼气动功耗和效率变化
    扑翼飞行器的气动功耗的研究则比较少。目前仅有少部分突风对鸟类和飞行昆虫的飞行能耗影响的研究。这些研究表明鸟类和昆虫在突风中的能耗增加[6-7]。但是,对活体动物施加突风的能耗结果体现的不仅仅是突风对拍动飞行的气动功耗的影响。活体动物在突风中会调节自身的运动,这些也会影响自身的气动功耗。比如兰花蜂在突风中会伸展后腿以增大自身转动惯量,但是伸展后腿会增大其飞行阻力,增大自身的能耗[8]。因此,直接对活体动物进行实验并不是合适的选择。相反,数值模拟方法可以分离活

    无人系统技术 2023年3期2023-10-12

  • 基于递归学习的静态逻辑电路功耗优化方法
    同时对集成电路的功耗要求也就越高,集成电路在功耗设计过程中需要注意的问题也越来越多[1,2]。在同样功能需求的情况下,采用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)的集成电路具有功耗较低的优势,尤其是静态功耗[3,4]。功耗的非稳态直接导致电路的温度明显上升,电路的可靠性大大降低,因此对静态逻辑电路功耗进行优化具有十分重要的现实意义和应用价值[5]。本文提出基于递归学习的静态逻辑电路功耗

    通信电源技术 2022年13期2022-11-25

  • 从RTL 到GDS 的功耗优化全流程
    提升,随之而来的功耗密度也越来越大。因此作为PPA 之一的功耗在设计中变得尤为重要。设计芯片需要在流程的各个节点尽量对功耗进行精确评估并进行优化,否则最终芯片的性能很可能由于功耗过大而无法充分发挥。1 芯片功耗首先来看下从原理上芯片的功耗的计算方式。集成电路的功耗一般分为静态功耗和动态功耗。如图1 所示,静态功耗又称为泄露功耗(leakage power),是指电路处于等待或不激活状态时泄漏电流所产生的功耗。图1 中箭头表明了在通电状态下PMOS 内主要的

    电子技术应用 2022年8期2022-09-24

  • 新一代显卡功耗排行
    心与显存频率后,功耗当然也相应提升了。另外,独显市场新势力,Intel独显终于正式上市,从其公布的参数看,Intel官方给出的功耗标准是更类似CPU的TDP(热设计功耗),我们只能从显卡厂商规格(图1)中看到与TGP(全显卡功耗)基本相同的TBP(全板卡功耗)。那么,如今的新一代独显功耗表现究竟如何,特别是近期这些入门与旗舰级两端的新品,是否会改变相应的格局呢?还是来具体看一看吧。从官方公布的数据可以看到,在类似定位下,N卡的功耗仍然要高一些,这与其更复杂

    电脑爱好者 2022年15期2022-05-30

  • 5G终端功耗优化研究及端网实践
    升,给5G终端的功耗带来巨大挑战,直接影响了5G终端产品和SA网络大规模商用推广。据权威媒体报道,5G终端平均比4G终端功耗高20%,而在运营商网下,5G终端工作在SA模式下,也比工作在LTE模式下平均功耗高20%以上。解决5G商用初期的终端功耗问题,不仅仅需要终端提升自身的芯片制程、硬件设计、软件优化,更需要通过终端和网络协同优化,从业务场景、使用量角度出发,对现网与终端功耗优化相关的参数进行精细化的管控和配置,从而实现在典型使用场景下5G终端功耗与4G

    信息通信技术 2022年1期2022-03-23

  • 新思科技推出全新ZeBu Empower仿真系统
    oC设计的软硬件功耗快速验证提供突破性技术。ZeBu Empower性能优异,可对整个设计及其软件工作负载进行可操作的功耗分析,从而实现每天多次迭代。ZeBu Empower可支持软硬件设计人员利用功耗分布图更早识别针对动态功耗和泄漏功耗的重大改进機会。ZeBu Empower仿真系统还可将功率关键模块和时间窗口馈入新思科技的PrimePower引擎,以加速RTL功耗分析和门级功耗签核。AMD技术和工程部全球院士Alex Starr表示:“随着高性能设计和

    计算机与网络 2021年6期2021-06-01

  • 性能天花板查询笔记本显卡的TDP功耗
    ,其Max-Q版功耗最低只有80W,而满血版的Max-P最高却可以达到130W~140W,前者性能只比RTX 2070 Super略强,而后者却能超越RTX 2080 Super,二者整整相差一个大的级别。实际上,不仅仅是RTX 30,上代RTX 20以及MX系列独显也存在类似的问题。OEM厂商可以根据定位和散热设计对功耗上限进行调整,功耗越高意味着一款顯卡的“性能天花板”越高,在运行相同游戏时可以跑出更高的帧数。厂商标注“人无我有,人有我优”是商业宣传的

    电脑爱好者 2021年6期2021-03-24

  • 基于标准单元替换的功耗优化方法研究*
    断增大,使芯片总功耗大幅提升,功耗的提升可能导致芯片运行时温度急剧上升,最终可能影响芯片正常工作。因此,如何有效地降低功耗成为了集成电路设计流程中一个急需解决的问题[1]。在集成电路设计的整个流程中,每个阶段都可以有针对性地进行功耗优化,然而在设计流程的不同阶段对功耗优化的收益是不同的。在相同工艺实现的前提下,在设计流程中越早介入功耗优化获得的收益越大。如图1所示,在系统设计阶段和体系结构规划阶段进行功耗优化,都可以得到比较可观的收益。反之,在设计完成后的

    计算机工程与科学 2021年2期2021-03-01

  • 面向北斗双频定位模块的基带芯片优化设计
    块使用过程中要求功耗低、体积小;但是实际过程中由于功耗较大,影响了整机功耗指标,并且长时间发热导致手持终端温度升高。2.北斗双频定位模块使用过程中存在的问题北斗双频定位模块需运用到某手持终端项目中,使其具备北斗定位功能。但在使用过程中发现,此北斗模块功耗较大,影响整机功耗指标。且在长时间工作的情况下,由于模块功耗大,产生大量的热量,可导致手持终端表面温度增加,给手持终端设备使用者的用户体验将变差。3.功耗过高的数据分析和问题定位3.1 数据分析北斗双频定位

    科技经济导刊 2021年2期2021-02-01

  • 接入网机房市电容量计算方法
    容量=(通信设备功耗+蓄电池组再充电功耗+空调功耗+照明功耗)/功率因数/变压器负载率照明功耗:机房内所有照明、插座功耗之和,实际功耗可按照1kW估算。功率因数:有功功率对视在功率的比值,通信设备、照明设备通常为0.9,交流配电设备、直流供电设备、空调设备通常为0.8。为了便于计算,可统一按照0.8计取。变压器负载率:变压器最大工作负荷与变压器额定容量之比,通常选择90%~100%[1]。2.3 接入网机房各负载功耗匹配关系 接入网机房市电计算容量与通信设

    探索科学(学术版) 2020年6期2021-01-14

  • 可变刷新率将成为手机屏幕的发展方向
    了屏幕以及整机的功耗。而根据功耗的来源,功耗主要分为三部分:其一是发光功耗,也就是转化为人眼可见的光能的电能。不同于LCD技术,OLED屏的光源是屏幕本身上数以百万计的OLED发光元件。而所谓的刷新频率是屏幕画面每秒刷新的次数,一般刷新频率的变化不会影响OLED发光元件的功耗状态,而这部分功耗占据了当前AMOLED功耗的绝大部分。所以无论显示器以多少帧每秒的速度刷新画面,功耗的主要部分都不会发生明显的变化。不过还是存在一些特殊情况,例如某些产品为了减少画面

    中国电子报 2020年73期2020-12-30

  • 智能坐便器超低待机功耗漏电保护插头电路设计*
    况下,电器待机低功耗也成为了大家重视的话题。待机能耗是日用家电产品在待机功能状态下的电能消耗。中国节能认证中心在调查后发现我国城市家庭的平均待机能耗相当于这些家庭每天都在使用一盏15~30 W的长明灯,待机能耗就像吸血虫一样吸食着电费和能源,同时也制造着巨大的环保压力[2]。据统计,电流在待机电器中消耗的电力累计平均每年每个家庭要浪费100度电。欧洲ERP指令(按IEC62301),更是对待机能耗提出了标准要求,不超过0.5 W。我国节能认证中心也着重强调

    陶瓷 2020年11期2020-12-24

  • 超值8核全能U怎么选?
    绝对的硬性优势。功耗更低,AMD锐龙7 3700X性能释放无压力性能测试部分,AMD和Intel两套平台都采用了主板默认的BIOS设置,也就是说功耗墙都为主板默认值,这样比较符合多数主流用户装机后的实际体验情况。在测试完毕之后,我们会加测一组Intel酷睿i7 10700搭配豪华版Z490主板解锁功耗墙后的成绩,大家也可以参考一下。测试平台处理器:AMD锐龙7 3700XIntel酷睿i7 10700内存:技嘉AORUS DDR4 3200 8GB×2主板

    电脑报 2020年38期2020-10-14

  • 基于改进小波包分解的相关功耗攻击降噪方法
    密过程中通常会有功耗[1]、时间[2]和电磁辐射[3]等侧信道信息泄漏。侧信道攻击(Side Channel Attack,SCA)即利用泄漏的侧信道信息攻击密码设备,采用数学统计分析方法计算泄漏信息与加密数据(或者解密数据)之间的关系以破解密钥。功耗攻击是侧信道攻击的一种,其中,BRIER等人在2004年提出的相关功耗攻击(Correlation Power Attack,CPA)[4]因具有较强攻击性和密钥破解高效性被广泛应用。在实施侧信道攻击前,通常

    计算机工程 2020年7期2020-07-17

  • HPLC电力线载波通信模块功耗测试仪设计
    模块数量关系,其功耗对电网能源消耗是很大的,对载波模块功耗的的控制显得尤为重要。HPLC模块功耗从作为用电信息采集系统检验技术规范中的重要指标,其动态及静态功耗在相关规范中有详尽说明[4]。HPLC模块功耗测试有两个特点[5-7]:①动态功耗变化快。以某厂家模块为例,对于窄带PLC模块,数据传输速率低,相同数据发送时间较长。以调制方式为BPSK的模块为例,发送长度为16 Byte的应用层报文,需要138 ms。对于HPLC模块,数据传输速率高,相同数据发送

    湖南电力 2020年3期2020-07-08

  • ARM发布新一代CPU架构Cortex-A78
    同样的每核心1W功耗下,7nm生产的Cortex-A77频率可以达到2.6GHz,而5nm生产的Cortex-A78频率可达3.0GHz,同功耗下持续性能提升20%左右。能耗方面,在相同的性能下,5nm工艺生产的2.1GHz Cortex-A78功耗比7nm工艺2.3GHz的Cortex-A77降低了50%,有助于提高5G手机的续航。据介绍,Cortex-A78的架构性能提升了7%,功耗降低了4%,内核小了5%。

    中国计算机报 2020年21期2020-06-21

  • 针对分组密码的攻击方法研究
    ]提出了一种旁路功耗攻击方法,该方法通过采集密码设备运行时的瞬时功耗,分析它们与算法处理的数据和进行的操作之间的关联,进而获取设备存储的秘密信息。功耗攻击一般分为2种,一种为简单功耗分析(Simple Power Analysis,SPA),另一种为差分功耗分析(Differential Power Analysis,DPA)[4]。SPA通过直接观测少量曲线形态的方式获取与密钥相关的信息,而DPA则采集大量功耗信息,运用数理统计分析恢复密钥,该攻击也是目

    计算机工程 2020年1期2020-01-16

  • 多核微处理器体系结构级功耗模型分析
    律高速发展时,“功耗墙”成为棘手的问题[4-7]。现代的通用处理器功耗峰值已经高达上百瓦,例如,Alpha 21364 功耗为100 W,AMD Opteron 功耗为90 W,Intel Itanium 2 功耗超过100 W,能效比成为微处理器的重要设计指标[8-10]。低功耗设计已成为微处理器设计的关键,而精确的功耗评估是进行低功耗设计的基础[11-12]。一方面,由于微处理器主频和规模的大幅提升以及集成电路工艺向纳米级发展,微处理器的设计复杂度大大

    中南大学学报(自然科学版) 2019年7期2019-08-13

  • 428XL系列采集设备功耗分析及应用
    级换代一直以降低功耗提高性能为发展方向,功耗是电子产品性能的重要指标。在SERCEL技术手册中,给出了428XL系列采集站、电源站、交叉站在不同传输速率下的理论功耗值,然而通过测试随机选取合格站体的功率,发现实测值与理论值不相同。另外,在实际使用中采集设备存在睡眠、唤醒、工作等不同状态,因此对428XL系列采集设备在各种状态下的实际功耗进行了测试。1 采集设备功耗值简介1.1 理论值428XL系列地面设备主要包括LAUX-428、LAUL-428、FDU-

    石油管材与仪器 2019年3期2019-07-03

  • 一种基于ARIMA的FPGA系统级动态功耗预测建模框架
    ,FPGA应用在功耗控制和功耗安全上的设计要求也越来越高,其中尤以动态功耗最为显著[4,5,9]。在应用设计阶段,如何准确又快速地满足器件的功耗要求,成为设计人员需要面对的难题。文献[7]中提出了在传统电路设计过程中,基于电路底层的信号仿真进行动态功耗预测的方法。然而,目前的FPGA平台仍然缺乏对应的自动化功耗采样框架以提高预测效率。由于仿真预测需要对电路信号进行实时记录、文件生成和功耗映射,在面对规模较大的应用以及长时间功耗预测的需求时,时间成本和文件存

    电子设计工程 2018年23期2018-12-15

  • SoC系统功耗评估方法*
    物联网等环境的低功耗或微功耗SoC芯片,对功耗指标的要求非常严格。如果芯片实际功耗消耗值不能满足能耗比指标要求,那么即使芯片功能没有问题,但由于功耗消耗过大也将无法进行推广应用。所以,SoC集成电路功耗控制,在低功耗芯片的设计中至关重要。低功耗芯片设计过程中,在方案阶段采用低功耗架构、RTL代码设计时采用低功耗设计电路,在后端设计中采用低功耗的设计流程等,以保障芯片的能耗比满足设计需求。但是,如何确定采取低功耗策略的电路是否满足指标要求、是否可以进入下一步

    通信技术 2018年9期2018-09-29

  • 发展新方向!低功耗屏的价值,来感受一波
    。不过,对于屏幕功耗这事儿,很多年来,并没有什么关注度。像今天这样,把“低功耗屏”单独拿出来说事儿,这几年来,还算首次。这要从一次英特尔的技术会上说起,当时英特尔拿出了两台轻薄本样机,告诉我们:这两款样机采用的是低功耗屏,典型功耗只有1W多,大幅降低了整机功耗,而这类屏幕有可能在年底量产。而后,戴尔就宣称推出了“低功耗屏款Latitude 7490”。所以我们也赶紧弄到手,给大家解读一下低功耗屏的“威力”。先学两个重要的基础知识低功耗屏对于酷睿U系轻薄/轻

    电脑报 2018年27期2018-09-13

  • 双重掩码的模幂算法聚类相关功耗分析攻击
    献[1]提出差分功耗分析(differential power analysis, DPA)方法以来,研究者提出了多种破解模幂运算法的功耗攻击方法,如简单功耗分析(simple power analysis, SPA)[1]、DPA[2-3]、相关功耗分析(CPA)[4-5]。为了防止侧信道攻击,目前模幂算法常采用指数和底数掩码进行有效防范[6]。针对底数掩码的抗功耗攻击算法,文献[7]提出一种互相关功耗分析方法(CCA),通过模乘与模乘之间相关性差异破译

    电子科技大学学报 2018年4期2018-07-19

  • 一种基于Cache机制的低功耗Flash控制器设计
    此,降低微控制器功耗十分必要。嵌入式Flash(eFlash)是一种和传统CMOS工艺相兼容,内嵌于芯片内部的非易失性存储器[3]。eFlash以低成本、高安全性等特点,在微控制器中得以广泛应用。然而,Flash读取会产生较大功耗,严重影响产品的续航能力。针对该问题,在Flash控制器中引入Cache机制有助于降低功耗。此外,Cache复用了控制器内部逻辑,节约资源的同时便于工具综合优化。目前,通过优化Cache降低嵌入式微处理器功耗的方法较多,如用位宽较

    西安邮电大学学报 2018年1期2018-07-12

  • 一种处理器体系结构级功耗评估工具设计
    处理器体系结构级功耗评估工具设计刘志宏张星张洪峰(武汉第二船舶设计研究所武汉430064)体系结构级功耗评估能让设计者在设计前期对处理器进行架构权衡,极大地减少设计开销。论文从体系结构级、电路级和工艺级三个层次,结合工艺缩放比例原理和RTL反馈建模方法,进行处理器功耗建模;在功耗模型基础上,实现体系结构级功耗评估工具的设计;通过速度、精度分析,表明该体系结构级功耗评估工具在极大提升了功耗评估速度的前提下保证了功耗评估精度。体系结构级;功耗模型;功耗评估Cl

    舰船电子工程 2017年7期2017-08-07

  • 智能系统的功耗管理与电源管理
    智能系统的功耗管理与电源管理北京航空航天大学何立民智能系统是微控制器(MCU)基础上的应用系统。过去提到过的单片机,以及现在的嵌入式系统都是智能系统。用“智能系统”概念能全面阐明从MCU诞生到单片机、嵌入式系统乃至物联网时代电子系统中功耗管理与电源管理的历史变迁。1 降低功耗是现代电子系统的永恒课题社会越进步,人们消费的电子系统越多。如今电子系统充斥在人们周围,相应的能源消费巨大,绿色电子的呼声越来越高。随着电子系统日益显著便携化,人们对低耗系统日益青睐。

    单片机与嵌入式系统应用 2017年12期2017-04-17

  • 揭开GPU功耗的面纱
    并不适合描述芯片功耗,毕竟典型显卡功耗对玩家来说才更值得参考。随着用户对能效的重视,电子产品的功耗一直在呈下降趋势,PC中的CPU处理器、GPU显示核心尤是如此,Intel、AMD、NVIDIA这些领军人物也不断强调他们的产品能效比在提升,这些变化可以在产品的TDP指标中反映出来。有心的玩家会查询官网参数来比较CPU/GPU的TDP指标,但是除了TDP之外,显卡厂商还开始用TBP、GCP功耗来描述自家产品,再加上以前出现过的SDP、ACP功耗,这些稀奇古怪

    个人电脑 2016年12期2017-02-13

  • 如何选择功率合适的电源
    源。我的PC整机功耗是多少?要选择功率合适的电源,我们就要先了解自己PC的功耗。一般来说,PC主机的总功耗主要由内部硬件的功耗以及连接在主机上的外围设备功耗组成,而总功耗则会根据PC负载的不同而实时变化。通常情况下,待机时整机功耗最低,而高负载时--如运行大型3D游戏--整机功耗最高。对于整机功耗的测定相对比较简单,使用功耗仪等仪器即可测得,而我们的各类新品评测中也会提到相应的功耗数据,感兴趣的读者可以用作参考。不过,并不是每一位玩家所选用的配置都和我们的

    个人电脑 2016年6期2016-05-14

  • 集群功耗与服务质量的协调控制调度策略研究
    陷,设计并提出了功耗性能层级资源调度控制架构,并对集群级功耗控制层系统建模。2 集群级功耗控制层架构集群级功耗控制层是多层级控制架构中的主控制层,基于集群级的功耗控制而设计架构,每个集群一个集群级功耗控制层。集群级功耗主控制层的主要设计实现原理如下:在集群级功耗控制过程中,通过功耗控制器提供一个接口,根据从上一控制周期得到的各服务器对各自响应时间数据的反馈情况,对各台服务器按需分配集群功率,即给不同服务器分配不同的功率分配权重,并通过动态电压和频率调节(D

    现代商贸工业 2016年36期2016-03-13

  • 加入死区作用逆变控制的电网功耗检测方法设计
    方面,通过对电网功耗的准确检测,提高电网供电的稳定性和可靠性。 就电网系统的功能有效检测方法,在电力调配和电网管理等领域具有重要的现实价值和意义[1]。电网系统分布在变电所及输配电线路的各个节点中,对电网的功耗测试是保证电网稳定运行和智能调度的关键,传统方法中,对电网系统的功耗检测方法主要有多窗谱特征提取算法、神经网络控制算法、K-means数据特征调度算法和瞬时梯度下降检测算法等[2]。 文献[3]提出一种基于网络密集信道分配的电网功耗测方法,采用功耗

    电网与清洁能源 2015年9期2015-12-20

  • 基于Encounter的低功耗时钟树综合研究
    越高,对芯片的低功耗要求也越来越高,现在的工艺尺寸可缩减到20 nm、16 nm或更小,先进的工艺技术可提高集成电路器件集成度及生产出更大的芯片尺寸,但同时意味着时钟网络的负载越来越重并可能穿过更长的距离。随着时钟网络越来越复杂,时钟网络的功耗占整个芯片高达约50%。所以,为了降低整个芯片功耗,可从降低整个时钟网络的功耗着手,本文将介绍门控技术在时钟网络的应用,以及多阈值电压的器件在时钟网络的应用,并最终讨论了不同驱动能力的缓冲器和反向器对整个时钟网络功耗

    电子科技 2015年3期2015-12-20

  • 利用数字功率表对计算机软件功耗的测量与分析
    率表对计算机软件功耗的测量与分析刘广文(安徽省合肥市第八中学,合肥230071)程序运行能耗分析是计算机节能技术的研究热点。本文利用数字功率表,对笔记本电脑上不同软件运行的功耗进行实时测量,包括电脑启动、硬盘读写、外围输入/输出设备访问、网上冲浪、软件压缩、多媒体播放和办公软件运行等,并对测量数据进行对比分析,以提醒人们增强节能环保意识。计算机;软件;功耗;测量;节能目前,计算机系统的能耗占到全部电力消耗的12%[1],美国研究机构Gartner对用户电脑

    黑龙江科学 2015年17期2015-12-14

  • 基于主成分分析的AES算法相关功耗分析攻击*
    的AES算法相关功耗分析攻击*蔡 琛1,陈 运1,2,万武南1,陈 俊1,胡晓霞1 (1.成都信息工程大学应用密码学研究所,四川 成都 610225;2.电子科技大学 通信学院,四川 成都610054)针对相关功耗分析攻击中,当功耗曲线的功耗采样点较多时攻击速度缓慢的问题,引入了基于主成分分析的预处理方法。利用主成分分析对功耗曲线进行预处理,提取功耗信息中的主成分,抛弃次要成分,将功耗数据降维,达到减少数据分析量的目的,从而提高攻击效率。以高级加密标准为研

    电子技术应用 2015年8期2015-11-26

  • 基于DES密码电路的差分功耗分析仿真研究
    S密码电路的差分功耗分析仿真研究赵鸿雁1,范科峰2,莫 玮1,王 勇1,徐克超2,刘 硕2(1.桂林电子科技大学,广西 桂林 541004;2.中国电子技术标准化研究院,北京 100007)差分功耗分析技术是目前应用广泛、技术发展较成熟的非侵入攻击技术,设计了一个功耗分析仿真平台,该平台具有自动化程度高、精度高和仿真速度快的特点。此外,还基于该平台实现了对DES密码电路的差分功耗分析,对数字电视机顶盒安全性的提高具有参考意义。仿真平台;差分功耗分析; 数字

    电视技术 2015年13期2015-10-12

  • 基于低阈值单元的高性能低功耗设计方法*
    )1 引言速度、功耗与面积是高性能微处理器芯片设计的主要性能指标,它们互相制约,难以兼得,因此在设计初始阶段需要根据设计目标确定设计指标。以高速度为目标的设计,则难以避免功耗的增加;以低功耗为目标的设计,则必将引起性能下降。过去数十年中已经出现很多高性能与低功耗的均衡设计,突出的有多阈值电压技术[1]、多电源电压技术以及单元尺寸优化技术。文献[2]提出在关键路径上使用低阈值电压单元来满足电路的时序要求,在非关键路径上使用高阈值电压单元来降低电路的静态功耗

    计算机工程与科学 2015年11期2015-03-19

  • 大功率IGBT功耗的研究
    )大功率IGBT功耗的研究王瑞(宝鸡文理学院 物理与信息技术系,陕西 宝鸡 721013)绝缘栅双极晶体管(IGBT)是复合全控型电压驱动式功率半导体器件。为了改善其功耗性能并进行进一步优化,论文在阐述IGBT特性基础上,通过从器件构成和实际应用角度对影响功率器件功耗的主要因素进行分析,并结合实践对IGBT功率器件的功耗进行深入研究,由此可以更深刻地理解IGBT功耗的产生,这对正确选择和使用IGBT器件及其系统有一定的实用价值。IGBT;功率损耗;结构;特

    电子设计工程 2014年17期2014-09-25

  • 一种新型分布式互连线功耗优化模型
    不断提高,互连的功耗、延时和信号完整性已经成为影响集成电路性能和可靠性的决定性因素.2012年,国际半导体技术路线图(ITRS)[1]指出,纳米级工艺的互连线层数已经达到13层,集成电路的互连线长度已经累计达 103m 数量级,虽然单个纳米级集成电路所消耗的功耗不断降低,但是随着互连线层数和长度的持续增加,互连功耗在整个芯片功耗中所占的比重越来越大.因此,如何减小互连线功耗将成为一个研究热点.传统互连线动态功耗估算中假设互连线等效电容部分消耗能量,因此,功

    西安电子科技大学学报 2014年4期2014-07-11

  • Piccolo相关性功耗分析攻击技术研究
    硬件资源,最低的功耗实现的一类加密算法,例如,Sony公司提出的CLEFIA密码算法以及在CHES2007上提出的PRESENT密码算法已经在2012年成为轻量级密码算法的ISO标准[1-3].作为CLEFIA的派生算法,Piccolo分组密码算法于CHES2011上由Sony公司提出,它具有良好的硬件实现效率,在0.13 μm工艺下仅需683个等效门(Gate Equivalents,GE)即可实现加密操作,非常适合在资源受限的环境中使用[4],展示出了

    哈尔滨工业大学学报 2013年9期2013-09-02

  • 功耗分析攻击中的功耗与数据相关性模型
    密码芯片运算时的功耗入手。通过对密码芯片运算时的功耗分析发现,密码芯片在进行运算时的功耗波形与所使用的密钥有着一定的关系,当使用密钥不同时,密码芯片运算时的功耗也会表现出不同的特性,于是,攻击者利用这种密钥和功耗间的关系,对密码芯片运算过程的功耗进行分析,分析出密码芯片运算所使用的密钥,对于这种利用密钥和运算时的功耗间的关系来进行密钥分析的方法称为功耗分析攻击[1~5]。为了使功耗分析攻击得以实现,必须建立功耗与密钥或与密钥紧密相关的数据之间的关系模型,这

    通信学报 2012年1期2012-08-07

  • SoC门级功耗分析方法
    集成电路设计中低功耗的需求也随之提高。当今SoC低功耗设计技术纷繁复杂,几乎芯片设计的方方面面都有低功耗设计的技巧。例如系统级的定义和划分、功耗管理模块、低功耗指令集的选取、结构级的总线低功耗方法、版图级的缩小芯片面积、缩短互连线长度,这些都是可能降低SoC芯片功耗的方法[2]。要知道这些方法是否有效地降低了芯片的功耗,需要一套比较精确的功耗分析和估计技术。一套精确有效的功耗评估方法,有利于设计人员及时了解改动引起的功耗变化,有利于采用功耗较优的设计细节,

    通信技术 2011年2期2011-05-22

  • 基于低功耗的BIST测试生成结构优化设计
    题,尤其是在降低功耗方面。由于在测试模式下,功耗消耗比正常模式下高很多[1],为了解决测试功耗问题,许多学者从许多不同的角度进行了各种改进尝试。在VLSI电路设计中,低功耗问题已成为测试问题的首选。在电路测试过程中由于测试向量的伪随机特性导致测试效率随测试向量的增加迅速下降,要达到一定的故障覆盖率必须需要产生很长的测试向量集,测试向量的伪随机特性和无效测试向量(对故障覆盖率没有贡献的测试向量)导致测试功耗增加。因此,在测试模式下电路的功耗要比正常工作模式下

    电子设计工程 2010年8期2010-09-19

  • 基于数据流的指令级功耗建模方法
    给SoC系统的低功耗设计带来了问题。嵌入式处理器硬IP核的保护,使得SoC设计者无法得知其底层最为核心的设计细节,须借助其功耗模型才能对整个系统的功耗进行估计与验证,因此,嵌入式处理器功耗模型成为近来功耗EDA研究的重点之一。嵌入式CPU的指令级功耗模型可以满足软件功耗估计的要求。一方面,各种SoC应用软件使得CPU要处理各种各样的输入信号,要求功耗模型要保证稳定的计算精度,另一方面,SoC功耗估计通常要包括大量的指令执行,功耗模型必须提供足够快的执行速度

    探测与控制学报 2010年1期2010-08-27

  • 功耗编码算法的改进实现及抗功耗分析攻击研究
    言目前,各类基于功耗轨迹对密码设备进行分析攻击的技术发展迅速,从计时(TA, timing analysis)攻击[1,2]到简单功耗分析(SPA, simple power analysis)攻击[3]和差分功耗分析(DPA, differential power analysis)攻击[4],现在又发展为地址差分功耗分析(ADPA, address-bit differential power analysis)攻击[5,6]等,此类攻击以其成本低、时

    通信学报 2010年8期2010-08-06

  • 真实硬件环境下幂剩余功耗轨迹指数信息提取
    [1,2]到简单功耗分析(SPA,simple power analysis)[3]和差分功耗分析(DPA,differential power analysis)[4],现在又发展出地址差分功耗分析攻击(ADPA,address-bit differential power analysis)[5,6]等各类基于功耗轨迹进行分析攻击的技术,此类攻击对密码体制算法的实现与运行时硬件安全都提出了新的挑战。研究者根据功耗分析攻击的特性提出的各种防范方案主要从减

    通信学报 2010年2期2010-08-04

  • 源码级和算法级的功耗测试与优化
    的快速发展,软件功耗问题显得越来越重要,应该将“省电”作为软件优化的一项技术指标,这样对软件优化的评价体系才算完整。值得注意的是,大多数情况下性能和功耗并不矛盾,减少程序执行时间同样会使程序功耗减少。在功耗优化这个问题上,研究者普遍比较关注硬件功耗优化,应用各种技术想方设法改进硬件的功耗,比如在芯片制造工艺上采用更精细的纳米技术,不断降低芯片驱动电压,不断改变片内系统结构等[1]。事实上,整个系统的运行管理是由软件体现的。在硬件基础一定的情况下,只有将软件

    单片机与嵌入式系统应用 2010年1期2010-06-22

  • 时间和功耗双随机化的 AES抗差分能量攻击设计
    0004)时间和功耗双随机化的 AES抗差分能量攻击设计严迎建,刘 凯,任 方,朱巍巍(解放军信息工程大学电子技术学院,郑州 450004)分析了时间随机化技术的不足以及掩码技术(功耗随机化)的缺点,在完全防御差分能量攻击的基础上进行基于抗差分能量攻击的设计,提出一种时间和功耗双随机化的电路结构,将其应用在AES算法中,并在FPGA密码芯片、示波器和PC机组成的功耗采集分析平台中进行了验证.结果表明,该电路具备较强的抗差分能量攻击能力.差分能量攻击;时间随

    北京工业大学学报 2010年6期2010-03-20

  • 再省18W
    tom主板采用了功耗更低的Intel 945GSE芯片组与Atom N270处理器。其中Intel 945GSE芯片组是专为Atom超便携电脑设计的移动芯片组,TDP功耗指标由Intel 945GC的22W降至6W,只是其图形核心工作频率由Intel 945GC的400MHz降至166MHz。而Atom N270处理器与Atom 230处理器相比,它们的工作频率相同,均为1,6GHz。但N270采用了专为移动处理器设计的IMVP6供电规范,其TDP功耗指标

    微型计算机 2009年7期2009-12-23

  • μCOS-Ⅱ实时操作系统在μ’nSPTM中的低功耗研究
    有控制嵌入式系统功耗的琦能,并向用户提供相应的接口函数,使应用程序的速度和功耗得到兼顾。其优点在于从操作系统的底层进行扩展,因此用户的应用程序几乎不需要修改就可以将原有的系统功耗降低,在实时操作系统的低功耗改进和降低嵌入式应用系统的功耗等方面有一定参考意义。

    现代电子技术 2009年9期2009-06-25

  • 回首功耗
    4到新的酷睿2,功耗到底降低了多少?下文将给出一个明确的答复。评测方法目前对于硬件功耗的评测,大部分做法都是测出组件与系统的最低、最高耗电需求,这类评测只能反映2个极端状态下的耗电情况。如果你要正确测试CPU功耗,应该考虑到效能因素,因为较快的系统即使功耗较高,它与较慢的系统相比,执行时间也会短许多。例如酷睿2双核增强了性能,在视频编码情况下,奔腾4如果需要1h,那么酷睿2双核只需30min就完成了。为此我们统一以奔腾4630(3.0GHz)为效能基准,然

    微电脑世界 2009年1期2009-03-02