论逻辑电路中的竞争与冒险现象

冯锦　胥森译　胥学金

【摘要】本文对逻辑电路中的竞争与冒险现象产生的原因、险象的分类和判断及消除方法进行了较全面的认识和论述。对竞争与冒险现象在逻辑电路中的广泛性进行了讨论，对逻辑电路在时序匹配和电路结构上，与电路功能之间的矛盾和不合理性，用时空观进行了初探的同时，对险象提出了一分为二的处理方法。

【关键词】逻辑电路；竞争；险象

一、引言

在讨论逻辑电路，特别是组合电路时，常常为了分析问题的方便，没有考虑信号传输中的时延问题；或者只考虑了静态过程和稳态输出。实际上，信号经过任何逻辑门和导线都会产生时间延迟，这就使得当电路所有输入达到稳定状态时，输出并不是立即达到稳定状态，而有一个过渡过程（或暂态），严重时还可能有尖峰脉冲，俗称“毛刺”产生。

一般来说，延迟时间对数字系统是一个有害的因素。例如，使得系统操作速度下降，引起电路中信号的波形参数变坏，以及产生竞争冒险现象引起错误输出等问题。下面对后一个问题进行讨论。

二、竞争现象与险象的产生

（一）竞争的概念与类型

逻辑电路中各条路径上延迟时间的长短，不仅与信号经过的门的级数和具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象。

1.竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。

通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。

2.竞争的类型：根据竞争结果引起错误输出信号与否，竞争可以分为两种类型：

（1）非临界竞争——不产生错误输出的竞争称为非临界竞争；

（2）临界竞争——导致错误输出的竞争称为临界竞争。

（二）险象定义、分类

1.险象定义：由竞争导致的错误输出信号的现象，叫冒险现象，即险象。

在组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。

2.险象的分类：

（1）在组合电路中的险象可分为静态险象和动态险象。

1）静态险象：如果在输入变化而输出不应发生变化的情况下，输出端产生了短暂的错误输出，则称为静态险象。静态险象一般只有单种尖峰，要么“0”型，要么“1”型.

2）动态险象：如果在输入变化而输出应该发生变化的情况下，输出在变化过程中产生了短暂的错误输出，则称为动态险象。动态险象一般存在“0”型和“1”型两种交替尖峰.

3）动、静态险象的关系：有动态险象，必有静态险象；消除了静态险象，也就消灭了动态险象，因为动态险象是由静态险象引起的。

（2）按错误输出脉冲信号的极性可分为：“0”型险象与“1”型险象。

1）“0”型险象：错误输出信号为负脉冲。

2）“1”型险象：错误输出信号为正脉冲。

（3）从消除的险象的方法上，区分逻辑险象与功能险象：

通过修改逻辑设计，就能消除的险象，叫逻辑险象；否则，叫功能险象。

逻辑险象，一般由同一变量经过不同传输门或延时路径而不能同时到达输出级的输入端，引起逻辑竞争而产生的临界竞争现象。它可以通过修改逻辑设计，即增加冗余项办法来消除。而功能险象，往往由多个变量输入到达输出级输入端不同时，即有先有后的时差引起；或由两个变量同时向相反方向变化，但客观上因有上升、下降时间存在引起过渡过程，实际上不可能做到在同一时刻点上同时变化，而产生的临界竞争现象。功能险象不能用修改逻辑设计办法来消除，如译码电路引起的译码噪声。

（三）竞争与险象的关系：

由上面分析可知，有竞争未必有险象，有险象必有竞争，这就是竞争与险象的关系。

三、险象的判断与检测

判断电路是否可能产生险象的方法，有代数法和卡诺图法。

针对前面分析的情况可知，当某个变量x同时以原变量和反变量的形式出现在函数表达式中，且在一定条件下该函数表达式可简化成F=X+x或者F=X·x的形式时，该函数表达式对应的电路在x发生变化时，可能由于逻辑竞争而产生逻辑险象；当有多个输入变量在某时刻点发生变化时，要考虑功能险象是否存在。

（一）代数法

检查函数表达式中是否存在具备竞争条件的变量，即是否有某个变量x同时以原变量和反变量的形式出现在函数表达式中。

若存在具备竞争条件的变量x，则消去函数式中的其他变量，看函数表达式是否会变为F=X+x或者F=X+x的形式。若有，则说明对应的逻辑电路可能产生险象。

（二）卡诺图法：

当描述电路的逻辑函数为“与一或”表达式时，采用卡诺图判断险象比代数法更为直观、方便。

对逻辑险象，作出函数卡诺图，并画出和函数表达式中各“与”项对应的卡诺圈。若卡诺圈之间存在“相切”关系，即两卡诺圈之间存在不被同一卡诺圈包含的相邻最小项，（好比项链，中间断了一圈），则该电路可能产生逻辑险象。

对功能险象，在函数卡诺图，相邻最小项一值向另一等值变化，途经中间的相邻最小项时，有异值情况存在时发生。

险象的检测可以通过计算机模拟仿真或实验观测，来发现尖峰脉冲。

（三）时序分析

通过在计算机上运行数字电路的模拟程序，能够迅速查出是否存在竞争一冒险现象。目前已有这类成熟的软件程序可供使用。

（四）实验检查

用实验方法来检查逻辑电路的输出端波型上是否有尖峰脉冲产生。这时加到输入端的信号波形应该包含输入变量的所有可能发生的状态变化。