分立元件A/D转换器仿真与电气特性测量

马晓春，陈 果，刘龙龙

(北京交通大学电气工程学院，北京 100044)

A/D转换的学习是电子信息专业数字电路学习中一个重要的部分［1］。在学习数字电路A/D转换器的过程中，利用Multisim12对两种不同原理的A/D转换器进行仿真和电气特性测量，方便了学生理解其原理，教学效果显著提高［2，3］。

1 并行比较型A/D转换器

1.1 测量电路原理

并行比较型的A/D转换器是速度最快的转换器，其缺点是使用的比较器数量随着测量位数的上升呈指数增加，制作高精度的A/D转换器要集成非常多的比较器，使得成本和制造难度大大提高。

在Multisim12中使用7个比较器搭建3位A/D转换器，将比较器所有同相输入端连至测量信号源，反相输入端连在电阻的分压回路上。参考电压VREF为一个可调的电压源，参数设置上限为20V。比较器输出端通过CD4532译码器U10译码后输出在数码管上，信号输入采用10Hz的5V方波电压源。原理图如图1所示。

图1 并行比较型A/D转换器及测量接线图

1.2 转换时间的测量

对电压比较器和译码电路而言，利用示波器分别测量其输入电压与输出端电平跳变的时间差即可测得各自的转换时间。

示波器的输出如图2(a)和(b)所示。

图2 延时波形比较

图2(a)中先下降的曲线为5V方波电压源，后下降的曲线为电压比较器输出曲线。由图可知，电压比较器延时约为9ns，近似等于电压比较器的延迟响应时间。图2(b)所示的后下降的为通过CD4532译码器后的延时，近似为220ns。

由图可知，并联比较型的转换速率非常快。原因在于其近似等于电压比较器加上译码电路的传输时间，而由于电压比较器的传输时间一般很短，约为十几纳秒，结果使得并联比较型的A/D转换器速度很快。

1.3 步进量和量化误差的测量

3位并联比较型A/D的电阻分压回路VDACS将参考电压VREF分为8段。中间6段为(1/7)VREF，而最初和最末段为(1/14)VERF，所以其理论值最大量化误差不会超过(1/14)VREF。

为了测量其输入和输出对应的曲线，将其3位输出接至DAC上，测量其电压值，并绘制曲线。因为Multisim12元件库中没有3位DAC，在中间接一个3位至8位的转换电路，标号为logic，其电路如图3所示。

图3 量化误差的测量

建立电路后，使用直流扫描功能对电路进行测量，设置输入变量为V1电压，范围设置从0至7V，步进增量为0.1V，输出变量为DAC的Output电压。其仿真结果图4所示。

图4 量化误差仿真

图4的y轴为电压值，x轴为输入电压V1，虚线为V1的值，其斜率为1，实线为 DAC的Output电压，实线与虚线之间的差值即为其误差。由图4可知，其量化误差小于1V，即1LSB。

2 逐次比较型A/D转换器

2.1 工作原理

逐次比较型A/D速度中等，价格适宜，误差小使得它的运用很广泛。

将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入DAC转换器。输入电压首先与DAC输出电压(VREF/2)相比较，如Vi≥VREF/2，比较器输出为0;若Vi＜VREF/2，则为1。比较结果经过与非门存于数据寄存器的Dn-1位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时Vo=(3/4)VREF。于是V1再与(3/4)VREF相比较，如 V1≥(3/4)VREF，则次高位 Dn-2存1，否则Dn－2=0;如最高位为0，则Vo=VREF/4，与Vo比较，如V1≥VREF/4，则 Dn-2位存 1，否则存0……。以此类推，逐次比较得到输出数字量。

2.2 搭建设计的电路

搭建3位逐次比较型A/D电路，如图5所示。

图5 3位逐次比较型A/D电路

图中标号为UC的电平控制器作为计数起的置位端，EN电平控制器作为时钟脉冲CP的控制端。开始测量时，先将EN置0，UC置1后置0，此时计数器输出为1000。再将EN置1，将CP打开，序列发生器开始计数，并控制JK触发器按一定顺序输出二进制码。DAC根据二进制码与输入电压比较输出结果。当序列发生器为0001时，序列发生器的最后一位产生上升沿，使标号为U7的D型触发器锁存至高电平，即CLR置高电平，打开U35A，U35B和U35C与非门，将结果输出至数码管。据此原理图，每次初始化后只能进行一次A/D转换，测量完毕后必须重新初始化各锁存器才可进行第二次转换。

(1)序列发生器和时序图

采用2个7474D型锁存器(U5和U6)构成模数为4的序列发生器，用逻辑分析仪记录肪冲。记录其脉冲，标号分别为3，4，5，6，标号CLK为时钟脉冲CP，记录脉冲如图6所示。

图6 逻辑分析仪记录脉冲

(2)DAC 3至8位转换电路

转换开始后，计数器开始计时，选用JK触发器7476(U4A，U4B和U4C)记录3位数字信号。由于3位逐次比较型电路需要3位DAC，而Multisim12元件库中只有8位和16位 DAC，本例选用8位DAC。

电平转换电路如图7所示，将3位输出转换为对应的8位，在原理图中标号为logic的模块，其内部由与非门实现。使用Multisim12的逻辑变换器可以方便的由真值表得到与非门电路如图8所示。

2.3 转换时间测量

图7 电平转换电路

图8 由真值表得到与非门电路

由原理图可知，逐次比较型的A/D型转换器其转换时间由时钟脉冲CP的频率，转换的位数，DAC的最小转换时间等各种因素限制。将示波器的通道1接至CLK接口，通道2接至CLR接口上，将CP频率分别改为100Hz和1KHz，测量其转换时间。当CP=100Hz时，转换时间为20ms，如图9(a)所示。当CP=1kHz时，转换时间为2ms如图9(b)所示。

图9 测量转换时间

2.4 步进值与量化误差

我们在原理图中加入了舍入量化方法，在DAC的输出端加入了-0.5V的补偿电压，这使得量化误差由原先的1V下降至0.5V，最大模拟输入电压可达7.5V。由于原理图中需要初始化锁存器才能进行A/D转换，故不能直接对电路采用直流扫描的方法进行分析，这里我们只得到理论值，要测量其真实值，仍需对电路进一步改进。

3 两种电路的电气特性比较

并联比较型的电路结构较为简单，转换时间较快(纳秒级)，逐次比较型的电路结构比较复杂，转换时间较慢(微秒级)。

对于其步进量和量化误差，主要取决于测量位数和电压偏移量的设置，但由于并联比较型的A/D转换器的原理问题，在现实中一般不会制作位数太高的并联比较型A/D，故一般认为价格相同的A/D转换器，逐次比较器的精度将会更高。

4 结语

本文叙述了如何用Multisim12实现分立元件的并联比较和逐次比较型的A/D转换器，通过仿真测试可以清楚地了解其电路各项特性，对学生学习数字电路有非常显著的帮助。这种以技术应用推进理论教学和实验教学，教学效果明显。

［1］ 侯建军.数字电子技术基础［M］.北京:高等教育出版社，2007

［2］ 李海燕.Multisim＆Ultiboard电路设计与虚拟仿真［M］.北京:电子工业出版社，2012

［3］ 吴小花，邵忠良，李殊骁.Multisim及其在电子设计中的应用［J］.北京:机电产品开发与创新，2006，19(3):137-138