基于FPGA的GMSK调制器的设计实现

樊 宏 伦

(中国空空导弹研究院，河南 洛阳 471009)

GMSK(高斯滤波最小频移键控)调制作为一种连续相位调制，具有频谱带宽小、频带利用率高、邻带干扰小和频谱滚降特性好等优点[1-2]，同时由于GMSK调制信号具有恒包络特性，经过射频非线性功率放大器后失真小，已被广泛应用于窄带通信和跳频通信领域.

通常情况下，载波频率范围在数十兆到数千兆之间，基于当前的工艺水平在单片上实现GMSK调制是不可能的.一种切实可行的方法是先获取GMSK基带调制信号，然后再通过外部射频电路进行正交上变频实现.本文介绍了一种基于FPGA的GMSK调制器的设计实现.本设计利用Altera EP2S60 FPGA内部丰富的Block RAM资源，采用DDS查表法对GMSK基带调制信号进行实现，然后通过E8267D将基带信号变换到所需的中频频率上.经过测试验证，本设计实现的GMSK调制信号的EVM(RMS)在6%以下，能有效的满足系统性能指标.

1 GMSK调制原理

GMSK调制是在MSK调制的基础上对基带调制数据进行高斯预滤波形成的，它仍然具有MSK调制信号最小频移、连续相位和恒包络的特性，但较MSK调制信号的频谱更窄、频谱滚降特性更好.GMSK调制原理如图1所示.

图1 GMSK调制原理

1)将二进制数据序列由归零码an转换成NRZ数据序列bn，再经s(t)转换成矩形脉冲

(1)

其中:

(2)

Tb=1/fb，fb为数据速率.

(3)

2)对r(t)进行高斯滤波，滤波后为

g(t)=r(t)*h(t)

(4)

其中:h(t) 为高斯滤波器冲激响应.

(5)

则调制信号瞬时频率为

(6)

其中：fm为最大频率偏移，根据MSK调制有

(7)

4)最终输出的GMSK调制信号为

y(t)=cos(Ψ(t))=

I·cos(2πfct)-Q·sin(2πfct)

(8)

由式(6)和式(8)可知，只要求出g(t)，即可得出GMSK调制信号的瞬时频率，从而可通过DDS查表获取I和Q.

2 高斯滤波器特性

高斯滤波器冲激响应h(t)和传输函数H(f)分别定义为[3]：

(9)

(10)

其中：B为滤波器3 dB带宽.

时间带宽积BTb决定了GMSK调制的质量.当BTb减小时，高斯滤波器冲激响应变得更平坦和宽阔，表示相邻符号间干扰更严重.图2为不同BTb下归一化后的高斯滤波器冲激响应.

图2 不同BTb下高斯滤波器冲激响应

单个NRZ二进制数据t∈(0,Tb)经过高斯滤波器的响应为

(11)

其中：

(12)

图3为不同BTb下单位NRZ脉冲响应.

图3 不同BTb下单位NRZ脉冲响应

连续NRZ二进制数据经过高斯滤波器的响应为：

(13)

如图3所示，NRZ二进制数据通过高斯滤波器后将产生ISI，并且随着BTb的减小而增大.但是由于滤波后的信号对相邻2 bit之外的影响特别小，可忽略不计，因此在实现的时候仅仅考虑相邻3 bit之间的相互影响.g(t)可近似为

gs(t)=am-1[1-erf(βt)]+am[erf(βt)-erf)β[t-Tb]]+am+1[1+ref(β[t-Tb])]-1

(14)

根据[am-1,am,am+1]的取值，有以下8种频率表达式，见表1.

表1 频率曲线

相应的频率曲线如图4所示.

图4 BTb=0.3时频率曲线

3 仿真分析

下面对GMSK基带信号进行仿真分析，仿真模型如图5.

图5 GMSK基带信号仿真框图

相邻3比特二进制序列[am-1,am,am+1]以及单比特内插索引号idx决定了输出频率值ftraj，其中[am-1,am,am+1]决定频率曲线，idx决定相应频率曲线上的采样值.获取频率值后再进行相位累加进行查表得到相应的I和Q值.

图6、7分别给出了BTb=0.3和BTb=0.7下不同内插系数R对基带波形的影响.经分析可知，内插系数选取过高会导致数据量过大，处理复杂度增加，过低会导致波形失真乃至频谱混叠[4-5].本设计综合考虑处理复杂度和波形质量两方面，内插系数R选用8.

图6 BTb=0.3，R=4,8,16时I路基带信号波形

图7 BTb=0.7，R=4,8,16时I路基带信号波形

4 设计实现与验证

下面对BTb=0.3，fb=5Mb/s，R=8的情况进行设计实现和验证.

GMSK调制器实现框图如图8所示.Altera EP2S60 FPGA输出的GMSK数字基带I、Q信号分别经过数模转换器DAC904和变压器ADT1-1WT变换为模拟基带I、Q信号，然后通过E8267D进行正交调制输出中频频率下的GMSK调制信号.

图8 GMSK调制器实现框图

FPGA内部实现如图9所示.调制的信息位data经过3 bit移位寄存器获取频率曲线的索引，0～7循环计数器决定频率曲线上的采样点，即通过1个64-1的MUX获取频率字，然后在时钟上升沿进行相位累加(32 bit)，累加的相位截取高12位，分别查Sine ROM(4096×14)和Cosine ROM(4096×14)，获取数字基带I、Q信号.

图9 GMSK基带信号FPGA实现

通过SignalTap在线抓取GMSK数字基带I、Q信号如图10所示.

图10 GMSK数字基带I、Q信号

将E8267D的调制载波频率设置为2.45G，通过频谱仪FSV13.6观察GMSK调制信号频谱如图11所示，对其进行解调如图12所示，整个调制器的EVM在6%以下，满足系统性能指标.

图11 GMSK调制信号频谱

图12 GMSK调制信号解调性能

5 结 语

本方法充分利用FPGA内部丰富的Block RAM资源，采用DDS查表法对GMSK基带信号进行了实现，实现过程简单，在保证调制信号性能的基础上仅仅使用了1个64-1的MUX、1个32位加法器和2个4096×14bit的ROM，大大节省了器件资源，已在工程中得到了应用.

参考文献：

[1] 赵 伟, 徐海川, 张 兰. GMSK调制的两点注入算法实现[J].现代电子技术, 2012(15): 76-78.

[2] 游莎莎, 刘胜利, 罗雷刚,等. GMSK调制技术及其在遥测中的应用分析[J]. 无线电工程, 2011(12): 41-43.

[3] 西蒙.赫金.通信系统[M]. 4版.宋铁成译.北京: 电子工业出版社, 2003.

[4] ALFREDO L, ALAN H. Efficient implementation of an IQ GMSK modulator [J]. Analog and Digital Signal Processing, 1996, 43 (1): 14-23.

[5] 赵忠凯，尹 达.基于FPGA的数字正交变换信号的脉冲压缩[J].哈尔滨商业大学学报：自然科学版，2013，29(6)：682-685.