CAN总线检测系统的多接口设计研究*

李　平，魏长宝(黄淮学院信息工程学院，河南驻马店463000)



CAN总线检测系统的多接口设计研究*

李平*，魏长宝
(黄淮学院信息工程学院，河南驻马店463000)

摘要:为使CAN总线网络通信更加便捷，提高CAN总线设备检测效率，基于ARM和FPGA设计了一种CAN总线检测系统。设计硬件电路时采用了功能模块化方法，对ARM模块、FPGA模块和CAN总线接口电路分别进行设计。在FPGA内部采用了自顶向下的方法进行逻辑设计。在设计中针对多接口集成问题，采用ARM微控制器设计了USB和以太网两种接口，两个接口可独立工作并完成数据交互。完成设计后，进行了仿真验证和硬件调试，结果表明该系统可有效实现CAN总线数据的检测及测试。关键词:CAN总线;检测系统;多接口;模块化方法

CAN总线即控制器局域网，是德国Bosch公司开发的一种串行数据通信总线，目前已逐步发展成为国际上应用最常用的现场总线之一［1］。CAN总线具有实时性好、可靠性好、成本低以及易开发等优点，现在已广泛应用到各个领域，如:工厂自动化、汽车电子、电力通讯、铁路交通等［2－3］。由于CAN总线系统在开发以及使用过程中难免出现异常干扰或设计不周，很可能使总线系统不能正常工作。为了加速总线通信故障的定位和排除，本文致力于设计一种CAN总线检测系统。

目前，USB已成为计算机上的标准接口，具有连接灵活、传输速度快、提供电源和低成本等特点［3］，受到设计者的广泛关注。同时，以太网具有应用成熟、价格低廉等特点。如果能将嵌入式系统与多接口技术相结合，则不仅可以降低设备研制成本、提高设备的通用性，而且可以简化总线设备研制和生产中的配套检测设备。

根据CAN总线通信的要求，本文选用了集成USB、以太网和CAN控制器的的ARM微控制器LPC1768。并利用FPGA较强的复杂时序信号逻辑处理功能［4］，实现ARM与CAN控制器的接口时序译码部分。通过该实现方法解决了CAN总线通信过程中多路复用总线和非多路复用总线之间的转换与匹配问题，设计了多接口CAN总线检测系统。

1　CAN总线概述

CAN总线是目前唯一有国际标准(ISO11898)的现场总线，与传统的现场工业总线RS－485相比，在总线利用率、通信速率和网络特性等方面具有明显优势［5］。

CAN总线收发器和总线之间有两个接口引脚:CANH、CANL，信号是以两线之间的“差分”电压形式出现［6］。图1为双绞线传输介质下的CAN总线电平标称值。差分信号对外部电磁干扰(EMI)具有高度免疫，同时无需依赖地的稳定性。

图1　双绞线传输下的CAN总线电平标称值

CAN总线为多主方式工作，网络上任一节点均可在任意时刻主动地向网络上的其他节点发送信息。多主方式网络结构可靠性高，节点控制灵活，容易实现多播和广播功能。网络节点数主要取决于总线驱动电路，目前可达110个，总线结构如图2所示。

图2　CAN总线的多主网络结构

CAN总线上信息以几个不同的固定格式的报文发送。帧格式的4种类型分别为数据帧、远程帧、错误帧、过载帧。逻辑分析仪截取的CAN总线波形如图3所示。

图3　CAN总线波形

2　硬件设计

2.1总体设计

本文研究目标为设计一种针对CAN总线设备的实时检测系统，可检测使用CAN总线进行通信的各种设备，方便实际应用中总线设备的检测和维护。采用ARM微控制器、可编程逻辑器件FPGA以及相应的接口驱动电路。具体实现框图如图4所示。

图4　多接口总线设备检测系统设计图

由于ARM微控制器集成了以太网MAC、USB接口，所以在接口设计方面采用了双接口模式，且两个接口均可独立工作并完成与主机的数据交互。因此，不再使用单独的USB协议芯片与以太网控制芯片。ARM微控制器通过两种接口与计算机直接通信，并控制着接口的配置和操作。可编程逻辑器件FPGA实现了CAN总线协议处理模块所要实现的逻辑功能，即CAN总线协议，完成了对CAN总线数据的转换和处理。可编程逻辑器件只需通过总线驱动电路便可与总线设备进行数据通信。该设计方案简化了设计程序，充分利用了芯片资源，很大程度上节省了成本。

本文所选用的LPC1768是基于ARM Cortex－M3内核的32 bit微控制器，最高工作频率为100 MHz，每个器件最高集成了512 kbyte闪存和64 kbyte SRAM［6］。作为主控芯片，LPC1768对整个系统的所有模块进行有效控制，不仅完成信息的处理、传输和存储，还要根据需要完成对两个接口控制功能。

ARM处理模块主要负责整个系统的控制和管理以及总线设备与上位机的通信。本设计将ARM 与FPGA相结合，充分利用ARM微控制器强大的芯片资源实现系统数据交互。FPGA与ARM连接模块实现内部控制和数据交换，需要连接地址线、数据线和控制线。

图5　ARM与FPGA处理模块连接图

2.2USB总线接口电路

LPC1768具有3级流水线和哈佛结构，采用矩阵式AHB总线，可同时管理以太网、USB等高宽带外设而不影响性能［7］。本文充分利用LPC1768芯片资源，考虑到内置有USB2.0全速/主机/OTG控制器，另外还配有片上物理层接口，所以不再使用USB专用协议芯片。芯片的以太网模块(EMAC)包含一个功能齐全的10 Mbit/s和100 Mbit/s的MAC，所以也不必使用专用网络控制芯片，只需配置一片PHY芯片即可。LPC1768内部集成了嵌入式USB OTG控制器，利用该OTG控制器可以和具有USB控制器的嵌入式设备进行点对点通信。USB总线接口电路如图6所示。

图6　USB总线接口电路图

只需配置一片收发器即可实现数据收发。USB OTG收发器采用ISP1301芯片，它完全遵循USB2.0的补充规范:USB OTG V1.0a，可在全速(12 Mbit/s)和低速(1.5 Mbit/s)速率下收发串行数据。

2.3以太网接口电路

以太网控制器由以太网媒体接入控制器(MAC)和物理接口收发器(PHY)组成。网络接口电路设计框图如图7所示。

MAC与PHY通讯采用媒体独立接口(MII)或者RMII接口(简化的MII)。LPC1768微控制器可以通过RMII与PHY组成一个完整的以太网控制器，再经过网络变压器与以太网接口连接。以太网接口电路原理图如图8所示。

图7　网络接口电路框图

图8　以太网接口电路原理图

PHY芯片选用的是KSZ8041NL芯片，其内核可在1.8 V下进行操作以符合低压和低功率的要求，可用单电源3.3V供电。它使用MII接口或者RMII接口与10BASE－T/100BASE－TX物理层收发器进行数据交换，其独有的混合信号设计不但可以扩大发送信号的距离，而且还可以降低功耗。网络变压器选择了单口以太网网络变压器HR601680。

3　CAN总线检测系统功能

CAN总线检测系统支持两个不同的自测试模式:全局自测试(在正常操作模式下设置自接收请求位)和局部自测试(在自测试模式下设置自接收请求位)［8］。

两种自测试都在使用CAN控制器的“自接收”特性。使用自接收请求时，发送的报文也会被接收并存放到接收缓冲器中。因此，验收滤波器必须进行相应的配置。CAN报文一旦发送出去，就会产生发送中断和接收中断(如果中断被使能的话)。

(1)全局自测试

全局自测试可以用来检验在一个给定的CAN系统中所选的CAN控制器配置。如图9所示，至少还要有另一个正在应答每个CAN报文的CAN节点连接到CAN总线上。

图9　CAN总线全局自测试

启动一次全局自测试与启动一次正常CAN发送类似。在启动全局自测试的情况下，CAN报文的发送是通过置位自接收请求位(SRR)和CAN控制器命令寄存器(CANCMR)中的报文缓冲位(STB3、STB2和STB1)来启动的。

(2)局部自测试

局部自测试非常适用于单个节点测试。在这种自测试下，不需要其他节点的答应。如图10所示，带有适合CAN总线终端的CAN转发器必须连接到LPC1768微控制器。CAN控制器必须通过置位元CAN控制器模式寄存器(CANMOD)中的STM位来进入“自测试模式”。

报文发送是通过置位自接收位(SRR)和选中的报文缓冲器(STB3、STB2和STB1)来启动。

4　实验结果

在设计完成后，需对检测系统的功能进行测试，主要是测试CAN节点功能。同时利用CAN总线仿真界面控制和管理总线上的数据传输，CAN总线发送和接收仿真界面如图11所示。

图11　发送通道仿真界面

图12　转换卡CAN节点接收图

检测系统CAN节点接入到CAN总线设备中，设定其ID为0x355，通过一个节点ID为1369的节点给它发送信息帧，通过在LPC1768中运行的接收程序可以看到其接收情况如图12所示，可以看出通过两次中断后接收到了两个不同的数据段，且测试结果和所发送数据一致，看见检测系统的CAN节点具有接收数据的功能。接着观察其发送数据的功能，把示波器的探头接在发送引脚上，然后通过发送程序发送数据，可以在示波器上看到在发送端口上的波形图如图13所示，CAN总线上的节点也收到了相关的数据，由此可见检测系统的CAN节点可实现数据功能，满足设计要求。

图13　CAN节点发送示波器截图

5　结束语

本文采用ARM+FPGA的方案来设计，这种方案能够体现出检测系统的集成化和低成本特性。针对多接口集成问题，采用ARM微控制器集成的双接口模式来实现，且两个接口均可独立工作并完成数据交互。通过软件仿真和硬件性能测试，结果表明该系统可实现CAN总线数据的有效发送与接收功能，能够实现CAN总线设备间的多接口数据交互。本系统提高了检测效率，从成本上和通用性上都有了很大改善。

参考文献:

［1］杨春杰，王曙光，亢红波.CAN总线技术［M］.北京:北京航空航天大学出版社，2010:5－18.

［2］Road Vehicles.Controller area Network(CAN)－Part2:High-Speed Medium Access Unit，ISO11898［S］.International Standardization Organization，2003，20－21.

［3］唐明南，董云峰，牛跃听.CAN总线在卫星半物理实时仿真中的设计与应用［J］.计算机测量与控制，2008，16(1):124－127.

［4］NXP Semiconductors.LPC176x Product Data Sheet［EB/OL］.2011.http://www.nxp.com.

［5］王岩，张福恩.基于CAN总线的智能测控节点的设计［J］.电子器件，2000，23(4):267－270.

［6］林超凡，黄继业，方舟.基于CAN总线的高分辨率工业显示屏控制器［J］.电子器件，2012，35(3):361－365.

［7］NXP Semiconductors.LPC178x/7x User Manual［EB/OL］.2012.http://www.nxp.com.

［8］CiA Draft Standard 102 Version 2.0 CAN Physical Layer for Industrial Applications［S］.CAN in automation Gmhb，1994，4:3－4.

李　平(1976－)，女，汉族，河南驻马店人，硕士，讲师，主要研究方向为信息处理现代电子系统等，393423675 @qq.com;

Research of Design Technologies for 8-bit 80 Msample/s Low Power Pipelined ADC*

JU Shuirong1*，LIU Minjie2，ZHU Zhangming3
(1.Jiangsu College of Information Technology，Wuxi Jiangsu 214153，China; 2.Xidian University，Xi’an 710071，China)

Abstract:8-bit，80 Msample/s low power ADC is presented by using seven stage pipelined architecture.To reduce the chip size and power of total ADC，and improve the harmonic distortion and noise property，MDAC in first sub-ADC is considered in focus，thus sampling and holding circuit of total ADC is integrated in MDAC of first sub-ADC，step by step shrinking technology is used，symmetry of capacitors and amplifier in every stage ADC is considered in layout design.The whole ADC was designed in 0.18 μm CMOS process，the SNR of the ADC is 49.5 dB，ENOB is 7.98 bit.The total chip size is only 0.56 mm2，as well as the typical power current is only 22 mA.The performance requirement of the ADC is achieved.

Key words:ADC integrated circuit; design technology; chip size; low power; SNR(Signal-to-Noise Ratio)

doi:EEACC:257010.3969/j.issn.1005－9490.2015.04.041

收稿日期:2014－11－20修改日期:2014－12－19

中图分类号:TP274

文献标识码:A

文章编号:1005－9490(2015)04－0917－05

项目来源:河南省科技厅发展计划项目(142102110088)