一种基于数字处理单元的真随机数发生器设计

刘长龙，陈 燕

（1.中国电子科技集团公司第五十四研究所，河北省 石家庄 050081；2.河北师范大学 物理科学与信息工程学院，河北省 石家庄 050024）

一种基于数字处理单元的真随机数发生器设计

刘长龙1，陈 燕2

（1.中国电子科技集团公司第五十四研究所，河北省 石家庄 050081；2.河北师范大学 物理科学与信息工程学院，河北省 石家庄 050024）

真随机数发生器（True Random Number Generator，TRNG）是保密通信系统以及信息安全芯片中的重要单元之一，用来产生系统所需要的真随机数序列，从而实现通信加密或者身份认证。对传统的基于模拟随机源的真随机数发生器结构进行了改进，在随机源后加入数字处理单元，包含曼彻斯特编码器、线性反馈移位寄存器（Linear Feedback Shift Reg-ister，LFSR）和AES运算单元。模拟随机源产生的真随机数序列在经过数字电路的后处理后，再送入系统中进行使用。数模混合仿真结果显示，该结构可有效提高真随机数的随机性指标，提高系统和芯片的加密性能，保障通信及数据安全。

真随机数；随机数发生器；信息安全；加密算法；数字处理

0 引言

随机数在密码学中占有重要的地位，几乎所有的密码算法都要用到一些对攻击者来说必须是秘密的数据［1］；现代通信系统在编码设计中，除了考虑容错性，也对保密性有很高的要求［2］。对于一次一密系统而言，其安全性依赖于密钥，包括对称密码算法（DES、AES等）的密钥和非对称密码算法（RSA、DSA等）的密钥对等等，而这些密钥必须是随机数［3］。随着加解密技术的快速发展，基于软件实现的伪随机数发生器已经无法满足系统对安全性的要求，而真随机数发生器所产生的随机数来源于真实的随机物理过程，彻底地消除了伪随机数的周期性问题［4］。因此，具有良好性能的真随机数发生器已经成为了现代加密系统的必需组成单元之一。

本文设计了一种基于数字处理单元的真随机数发生器，通过对传统的真随机数发生器结构进行改进，增加数字后处理电路，提高了物理随机源产生的随机数序列的质量，最终所输出的随机数序列具有均匀性好、独立性高等特点，在信息安全方面具有较高的实际应用价值。

1 真随机数发生器的架构设计

真随机数发生器设计方案通常可以归为3类：放大电路噪声、混沌电路和振荡采样［5－6］。基于物理随机源产生的真随机数虽然在随机序列的长度、独立性等方面相比伪随机数发生器得到了突破性进展，但是其产生的真随机数序列的随机性不够稳定，随机数的质量不高。一般而言，高质量的真随机数序列具有分布均匀、周期长和序列无关等特性，检验序列质量有跟随性、游程、均匀性、独立性、相关性等一系列检验指标以及谱分析、ENT（一种随机数性能检测程序）等测试方法［7］。物理随机源虽然能够提供真正意义上的真随机数序列，但是完全达到上述测试标准要求的难度较大，设计实现困难。

设计的真随机数发生器的基本结构如图1所示，包括真随机数源、曼彻斯特编码器、线性反馈移位寄存器（LFSR）和AES运算单元4部分，其中曼彻斯特编码器、线性反馈移位寄存器（LFSR）和AES运算单元组成了真随机数发生器的数字处理电路，最终真随机数由真随机数输出寄存器送至片上系统总线。

图1 真随机数发生器的基本架构

真随机数源基于震荡采样法实现，采用环形振荡器结构。为了防止在实际应用中振荡器失效或者被锁死，设计使用了3个高频振荡器，将3个输出进行异或，保证采样输出的随机性，3个振荡器分别采用5级反相器环路、7级反相器回路和13级反相器回路［8］。

真随机数源的结构如图2所示，低频振荡器利用系统时钟的2分频实现，作为真随机数的采样时钟采样输入的高频振荡器信号，从而产生随机数序列。在实际具体电路中，真随机数的采样时钟作为基于触发器结构的采样单元的时钟信号，高频震荡器输入信号则作为采样单元的数据输入，并在采样时钟脉冲的上升沿对其进行采样，最终输出得到的就是一个真随机数比特流。

图2 真随机数源的结构

由于模拟随机数源输出的真随机数比特流质量不高，可能存在由连续的多个“0”或者多个“1”组成的长0或长1序列，这样的序列虽然属于真随机数，但是其随机性差，不能满足现代算法的要求，因此首先将数据送入曼彻斯特编码器，消除长0及长1序列。如图3所示，曼彻斯特编码器由一个异或门、一个非门与一个触发器组成，从而实现从NRZ码到曼彻斯特码的转换，并由编码控制端控制曼彻斯特编码的开始和停止。

图3 曼彻斯特编码器结构

为了提高真随机数的随机性指标，将真随机数序列的值离散化，在通过曼彻斯特编码器后，将曼彻斯特码比特流送入后续的LFSR单元和AES运算单元进行处理。如图4所示，LFSR单元采用128位线性反馈移位寄存器实现，其反馈函数为A0＝A0⊕A1⊕A6⊕A127，产生的随机数的序列周期长度为2128－1。LFSR工作时，输出使能信号为0，由曼彻斯特码比特流逐比特进入LFSR，作为种子填充至128位寄存器中；待128位全部填充结束后，LFSR输出使能信号变为1，此时，LFSR开始工作，输出端开始逐比特输出真随机数序列。

图4 线性反馈移位寄存器结构

AES运算单元的作用是利用AES算法，通过重复非线性变换、混合函数变换，将字节代换运算产生的非线性扩散，达到充分的混合，使加密后的分组信息统计特性分布更均匀，形成的密码有很高的随机性［9］。AES运算单元结构如图5所示，明文寄存器和密钥寄存器通过获取LFSR输出的随机数序列生成AES运算所需的128 bits的明文和密钥；当明文和密钥生成后，控制单元向AES运算模块发出使能信号，由状态机控制完成AES加密运算，AES运算流程如图6所示。运算完成后，向真随机数输出寄存器输出128 bits的加密后的数据。

图5 AES运算单元结构

图6 AES算法流程

2 真随机数发生器的仿真

在传统混合信号集成电路仿真方法中，首先利用Hspice和Spectre等模拟仿真器对模拟真随机源的电路进行仿真；在数字部分，一般会根据模拟仿真结果，建立一个近似随机源的等效Verilog模型，利用VCS等数字仿真器对该模型以及数字电路进行仿真，最终对输出序列进行测试。这种方式虽然实现了系统仿真，但是由于随机源的Verilog模型只能近似产生输出序列，无法获取真实的仿真数据；同时，在仿真中无法验证两部分之间的接口关系及时序［10］。为了解决上述问题，本文采用了基于Synopsys公司的XA-VCS数模混合仿真解决方案。

XA-VCS混合仿真是用于数模混合信号集成电路仿真的一种高性能解决方案，混合仿真流程如图7所示。在一个混合信号系统中，仿真器利用XA仿真晶体管级的模拟电路模块，同时利用VCS仿真Verilog语言描述的数字模块，从而达到精度与速度的统一。

利用上述方法，通过XA部分完成模拟随机源的仿真，利用接口配置文件，规定数字、模拟信号域的电平转换规范，将其输出作为数字处理单元的随机数源，实现混合信号仿真，具体仿真结果如图8所示。

图7 混合信号仿真基本流程

图8 真随机数发生器仿真结果

3 真随机数发生器仿真测试结果

根据数字处理单元的规模，选择了一款Altera的FPGA开发板对数字处理部分进行FPGA验证，FPGA芯片型号为Cyclone II系列的的EP2C35［11］。通过Quartus完成代码的综合与布局布线，使用MegaCore生成存储器IP，为验证提供随机数数据源；模拟随机源仿真生成的随机数序列作为存储器初始化mif文件。数字处理单元的FPGA验证结果如图9所示，通过SignalTap逻辑分析仪采集FPGA工作波形数据，经验证数字处理单元，特别是AES运算单元的功能和时序均与仿真结果一致。

图9 数字处理单元的FPGA验证结果

按照NIST（国家标准与技术研究所）测试程序对随机数测试的要求，由仿真器生成64 Mbit的真随机数数据，进行随机性评估测试，并与模拟随机源的测试结果进行比较，测试项目和结果如表1所示。

表1 随机性评估测试结果

从表1可以看出，在模拟随机源输出随机数质量不高的情况下，通过数字处理，可以有效的提高随机数的质量，达到相关测试标准的要求。

4 结束语

真随机数发生器作为现代信息安全及保密通信系统的核心组成部分之一，发挥着极其重要的作用，片上真随机数发生器的设计工作也越来越得到人们的重视。基于模拟随机源的随机数发生器虽然相比伪随机数发生器得到了突破性进展，但是其产生的随机数序列不稳定，且满足测试标准的难度较高；因此，设计一款基于数字处理单元的真随机数发生器，将数学方法和物理方法结合起来，既能够产生高质量的真随机数，使密码算法的信息保密性得到很大程度的提升，又能达到相关规范及标准的要求，有效保障信息安全。

［1］苏桂平，吕述望，杨 柱，等．真随机数发生器的随机性在信息安全中的应用［J］．计算机工程，2002，28（6）：114－115．

［2］薛英花，吕述望，郭圣权．随机数发生器分析及其在安全信息系统中的应用［J］．计算机工程，2003，29（3）：42－44．

［3］张吾进，毛 倩．基于Turbo码的纠错加密联合编码方案［J］．无线电通信技术，2012，38（5）：29－32．

［4］PARK S K，MILLER K W．Random Number Generators：Good Ones are Hard to Find［J］．Commun ACM，1988，31（10）：1 192－1 201．

［5］吴燕雯，戎蒙恬，诸 悦，等．一种基于噪声的真随机数发生器的ASIC设计与实现［J］．微电子学，2005，35（2）：213－216．

［6］辛 茜，曾晓洋，张国权，等．真随机数发生器的系统建模与仿真［J］．系统仿真学报，2005，17（1）：53－56．

［7］宋 勇，陈贤富，姚海东．随机数发生器探讨及一种真随机数发生器实现［J］．计算机工程，2007（2）：71－73．

［8］PETRIE C S，CONNELLY J A．Modeling and Simulation of Oscillator Based Random Number Generators［C］∥Proc Int Symp Circ and Syst，1996，324－327．

［9］章照止，温巧燕．现代密码学基础［M］．北京：北京邮电大学出版社，2004．

［10］MCNEAL J，MARTIN D．Methodology for Co-simulation of Mixed-Signal IP［R］．SNUG Proceedings，2007．

［11］孟 芳，于立佳，张文志．基于Nios II的SOPC系统设计分析［J］．无线电通信技术，2012，38（1）：73－76．

Design of a True Random Number Generator Based on the Digital Processing Unit

LIU Chang-long1，CHEN Yan2
（1．The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China；2．College of Physics Science and Information Engineering，Hebei Normal University，Shijiazhuang Hebei 050024，China）

True random number generator（TRNG）is one important element in secure communication system and information security chip，which is used to generate true random number sequences required by the system to realize the communication encryption or authentication．In this paper，the traditional true random number generator based on the structure of analog random source was im-proved．The digital processing unit is added after in the random source which consists of Manchester encoder，linear feedback shift regis-ter（LFSR）and the AES operation unit．The true random number sequence generated by the analog random source is sent to use in sys-tem after the digital circuit processing．Digital and analog co-simulation results show that the Structure of TRNG effectively improves the random index of the true random number sequence，so as to improve the encryption performance of the system or the chip and guarantee communication security and data security．

true random number；TRNG；information security；encryption algorithm；digital processing

TN918

A

1003－3106（2015）07－0091－04

10．3969／j．issn．1003－3106．2015．07．24

刘长龙，陈 燕．一种基于数字处理单元的真随机数发生器设计［J］．无线电工程，2015，45（7）：91－94．

刘长龙男，（1985—），工程师。主要研究方向：数字及SoC芯片设计。

2015-04-17

陈 燕女，（1983—），讲师。主要研究方向：数模混合集成电路设计。