一款高性能Σ?Δ调制器的建模与设计

魏汇赞 薛文 陆锦辉

摘 要： 为了满足音频信号处理中对高精度信号的需求，设计一款单环三阶一位量化CIFB结构的Σ?Δ调制器。通过对该调制器的噪声传递函数的零极点进行优化，提高调制器的精度；并通过根轨迹法对调制器的稳定性进行判定和优化，提高调制器的稳定性。根据Matlab仿真测试显示，当输入信号的带宽为20 kHz，采样频率为5.644 8 MHz时，该调制器的峰值信噪比达到114.9 dB，有效位数为18.8 bit，最大归一化稳定输入信号幅度为-2.79 dBFS，动态范围为109 dB。 这说明该调制器不但拥有较高的信噪比，同时还具有良好的动态范围，因此该调制器能够实现音频信号高精度的转换。

关键词： Σ?Δ调制器； 零极点优化； 根轨迹法； 音频信号处理； 信噪比； Matlab

中图分类号： TN761?34 文献标识码： A 文章编号： 1004?373X（2018）18?0057?05

Modeling and design of a high?performance sigma?delta modulator

WEI Huizan， XUE Wen， LU Jinhui

（School of Electronic and Optical Engineering， Nanjing University of Science and Technology， Nanjing 210094， China）

Abstract： A single?loop third?order one?bit quantization sigma?delta modulator with the structure of cascade of integrators with feedback （CIFB） is designed to meet the high?precision signal demand of audio signal processing. The zero pole for the noise transfer function of the modulator is optimized to improve the precision of the modulator. The stability of the modulator is judged and optimized by using the root?locus method to improve the stability of the modulator. The results of the Matlab simulation test show that when the bandwidth of the input signal is 20 kHz， and the sampling frequency is 5.644 8 MHz， the peak SNR of the modulator can reach 114.9 dB， the number of effective bits is 18.8， the amplitude of the maximum normalized stable input signal is ?2.79 dBFS， and the dynamic range is 109 dB， which indicates that the modulator has not only a high SNR but also a good dynamic range， and can realize high?precision conversion of the audio signal.

Keywords： sigma?delta modulator； zero?pole optimization； root?locus method； audio signal processing； SNR； Matlab

0 引 言

由于数字电路相较于模拟电路具有抗干扰能力强、精度高等优点，因此目前大多数的信号处理和计算都是通过数字电路来完成的。在音频信号的处理中，需要将声音（模拟信号）转换为数字信号，以便对声音信号进行放大、编辑等处理。目前的A/D转换器主要有逐次比較式、子区式、并行式和Σ?Δ式等类型[1]。其中由于Σ?Δ ADC采用噪声整形技术和过采样技术，相较于其他A/D转换器具有高精度的优点，因此成为近几年来研究的热点。Σ?Δ调制器是Σ?Δ ADC的核心，其性能的好坏直接决定了Σ?Δ ADC的性能。

参考国内近几年来Σ?Δ调制器的发展情况，如文献[2]采用了单环4阶CIFF（Cascade of Integrators with Feed Forward）结构，信噪比达到112 dB；文献[3]采用2?2级联结构，信噪比达到107 dB，文献[4]采用单环三阶结构，信噪比达到107 dB。相比于单环结构，级联结构的优势在于其拥有较高的稳定性，但是缺点是当调制器内部的各级发生不匹配时，会造成噪声泄露，使调制器的性能发生下降。这可以从文献[3]和文献[4]的比较中很明显地得出来。因此，如何设计出一款兼具高信噪比和高动态范围的Σ?Δ调制器，是Σ?Δ调制器设计的一大难点。在本文设计中，针对上述难点，通过理论上严格的推导和不断的仿真，设计一款高性能的三阶一位量化CIFB（Cascade of Integrators with Feedback）结构的Σ?Δ调制器。

1 调制器的模型建立

1.1 调制器的原理

调制器的z域模型如图1所示，该调制器由环路滤波器和量化器组成。其中调制器的输入信号为[U（z）]，量化器等效为一个带有白噪声[Ez]的加法器；[V（z）]为调制器的输出；[L0（z）]和[L1（z）]分别环路滤波器内部的传递函数。调制器含有量化噪声的输出信号被反馈回输入端，经过噪声整形后，将信号带内的量化噪声推到了带外，提高了基带内的信噪比。

环路滤波器有两输入和单输出，对其分析可得：

[Y（z）=U（z）L0（z）+V（z）L1（z）] （1）

量化器的输出为：

[V（z）=Yz+Ez] （2）

将式（2）和式（1）联立后可得：

[V（z）=L0（z）1-L1（z）U（z）+11-L1（z）Ez] （3）

根据式（3）得到噪声传递函数[NTFz]和信号传递函数[STFz]：

[STF（z）=L0（z）1-L1（z）NTF（z）=11-L1z] （4）

从式（4）可以得到，当[L1（z）]在信号基带内有很大的增益时，噪声传递函数的在基带内的增益趋近于0，这样便将量化噪声滤除。同时为了保证信号通过调制器时不发生变化，即信号传递函数在基带内的增益为1，那么[L0（z）]同样要足够大。

1.2 调制器的结构选择

根据文献[5]可知，调制器的性能与其噪声传递函数密切相关，而其自身的结构只在具体的硬件电路的实现上有所区别，对其性能的影响较小。根据文献[6]可知，多比特量化存在非线性的缺点，并且需要数字校准技术或者动态匹配技术，这无疑将增大电路实现的复杂度和不确定性。根据文献[5]中给出的关于Σ?Δ信噪比的经验图可知，三阶单比特量化的结构，在过采样率为128倍的情况下，调制器的信噪比能达到110 dB以上，调制器的阶数越高，系统的稳定性就越差，信号的过采样率越高，消耗的功率也就越大。因此，综合考虑，本文选择三阶单比特量化CIFB调制器，其具体结构如图2所示。该调制器由主要结构系数、3个积分器和1个量化器所组成。其中结构系数由输入前馈系数[bi（i=1，2，3，4）]，输出反馈系数[ai（i=1，2，3）]，积分器反馈系数[g1]和积分器之间的系数[ci（i=1，2，3）]所组成。

Fig. 2 Structure diagram of three?order single?bit quantization CIFB modulator

对图2结构分析可得：

[H=1z-1x1（k）=ukb1-vka1Hx2（k）=ukb2+x1kc1-x3kg1-vka2Hx3（k）=ukb3+x2kc2-vka3Hy（k）=x3kc3+ukb4v（k）=yk+ek] （5）

将上述方程组（5）联立后与式（4）比较后可得：

[STFz=A1z-13+A2z-12+A3z-1+A4z-13+B1z-12+B2z-1+B3NTFz=z-13+A5z-1z-13+B1z-12+B2z-1+B3] （6）

式（6）中的[Ai（i=1，2，…，5）]和[Bi（i=1，2，3）]分別为：

[A1=b4，A2=b3c3，A3=b2c2c3+b4c2g1A4=b2c1c2c3，A5=c2g1B1=a3c3，B2=c2g1+a2c2c3，B3=a1c1c2c3] （7）

通过对噪声传递函数进行优化，可以有效降低其基带内的量化噪声，提高信噪比；而对于信号传递函数，只要保证其在基带内的增益为1即可。因此，下文主要对噪声传递函数进行设计和优化。对噪声传递函数进行优化就是对其的零极点进行优化。

2 噪声传递函数的设计和优化

2.1 零点的优化

由文献[7]可知，对于三阶Σ?Δ调制器而言，不优化的零点都位于[z=1]。因此可以通过将零点远离[z=1]，从而让基带内的量化噪声进一步降低。为了便于分析与推导，现假设：量化噪声为随机白噪声；极点是固定的。由于本文中的量化器为单比特量化器，因此其量化噪声的功率谱密度为[13]。因此量化噪声经过噪声整形后在基带[0，ωb]的噪声功率为：

[N20=0ωb13NTFejω2dω] （8）

现将零点从[z=1]移动到[z=ejωii=1，2，3]，并将与零点无关的用常数[m]表示：

[NTFejω=mi=13ejω-ejωi] （9）

通过欧拉公式将式（9）展开，并且由于过采样率[OSR=128]，所以[ωb?1]，即[sin ω≈ω]，[cos ω≈1]。同时零点往往以复共轭的形式出现，式（9）可简化为：

[NTFejω≈mωω2-ω22] （10）

将式（8）和式（10）联立，通过[?N20ω2?ω2=0]来获得优化后的零点，经过计算后可得：

[ω22=35ω2b] （11）

由于信号功率保持不变，所以当零点优化后，信噪比（dB）提高了：

[10lgN200N20ω2=lg254=8.0] （12）

由于优化后的零点位置是相较于[ωb]的归一化的位置，因此通过计算后可得3个零点的具体位置：

[z1=1z2=0.999 8+0.019iz3=0.999 8-0.019i] （13）

2.2 极点的优化

极点与调制器的稳定性有关，而关于这方面的研究，最被大家所接受的是Lee准则[7]，该准则是一个经验公式，其指出对于一个单比特量化调制器，其噪声传递函数应该满足：

[maxωNTFejω<1.5] （14）

在前文中提到，噪声传递函数相当于高通函数，即滤除低频处的量化噪声，通过高频处的量化噪声。因此为了获得噪声传递函数的极点，可以通过设计高通滤波器的方法来实现。

本设计采用了切比雪夫Ⅱ型滤波器法，是因为切比雪夫Ⅱ型高通滤波器在通带内是等纹波的，因此就很容易保证其带外增益小于1.5。通过调用Matlab中切比雪夫Ⅱ函数来获得极点，通过不断的迭代，当设计出的滤波器的带外增益无限接近1.5时，求得其极点。获得的极点为：

[p1=0.661p2=0.769 1+0.283 4ip3=0.769 1-0.283 4i] （15）

根据前文分析获得的零极点，优化后的噪声传递函数如下：

[NTFz=z-1z2-1.999 6z+0.999 96z-0.661z2-1.538z+0.672 3 ] （16）

由于未知参数较多，只通过式（16）无法直接获得所有结构系数。因此不妨令[ci（i=1，2，3）]都为1；并且令[b1=a1]，[b2=b3=b4=0]，这就能保证信号传递函数在基带内的增益为1。将式（16）与式（6）比较后可得如表1所示的结构系数的具体值，因此也能反推获得信号传递函数的具体表达式。图3为噪声传递函数和信号传递函数的幅频响应。

2.3 根轨迹法对系统稳定性的分析

在1.1节中，调制器的建模中并没有考虑量化器增益（量化器的输出/输入）的问题，即默认量化器的增益一直为1。但是事实上，量化器是一个非线性的模型，随着量化器输入的改变，量化器的增益也是在不断发生变化的。通过调用Matlab中rlocus函数对其分析可得图4。

从图4中得到，随着量化器增益[k]的不断增大，噪声传递函数的三个极点不断向单位圆内部移动。所以为了保证系统的稳定性，即所有的极点要保证在单位圆内，也就必须保证[kmin>0.33]。由于单比特量化器的输出为[±1]，因此量化器的稳定输入范围是[-3，3]，如果超过这个范围，量化器就会发生过载，导致调制器不稳定。因此需要对调制器的结构系数进行进一步优化。并且在之前的结构系数的确定中，并没有考虑对各个积分器的输出加以限制，这对于Matlab仿真不会有影响，但是对于具体硬件电路的实现，将会造成很大的困难，因此需要限制各个积分器的输出。通过文献[7]提供的算法对调制器的性能进行进一步优化得到表2。

3 调制器的性能测试

现对调制器的性能进行测试。测试信号为频率是4 134.375 Hz，采样频率为5.644 8 MHz的正弦信号。对调制器的输出信号加汉宁窗后作16 384点FFT，求出其信号基带内（20 kHz）的信噪比。并通过改变输入信号的幅度获得如图5所示的调制器的动态范围图，该调制器的动态范围是109 dB，并且当输入信号幅度为-3 dBFS时得到峰值信噪比114.9 dB。

如表3所示，是近几年来国内Σ?Δ调制器的发展状况。其中，文献[4]由于没有对零点进行优化，信噪比与本文相差7.9 dB，这与前文的理论分析，零点优化后信噪比提高了8 dB相一致。而文献[2]与本文的信噪比相差不大，但是其动态范围只有103 dB，与本文的109 dB相差较大。因此，本文设计的调制器相较于其他调制器而言，具有较大的性能优势。

4 结 论

本文设计了一款高性能、高动态范围的三阶一位量化CIFB结构的Σ?Δ调制器用于满足高精度数字信号处理的需求。通过对调制器的噪声传递函数的零极点优化，提高了系统的精度，并且通过根轨迹法对系统进行分析，进一步提高了系统的稳定性。最后仿真测试表明：当输入信号带宽为20 kHz，过采样率为128的情况下，调制器的峰值信噪比为114.9 dB，调制器的动态范围是109 dB。并且通过与国内最近几年的Σ?Δ调制器相比，该调制器无论是在精度上还是在稳定性上都有较大的优势。同时，该调制器能够为后面的具体硬件电路的实现提供理论指导。

参考文献

[1] 楼才义，徐建良，杨小牛.软件无线电原理与应用[M].2版.北京：电子工业出版社，2014：148?151.

LOU Caiyi， XU Jianliang， YANG Xiaoniu. Software?defined radio： principles and practice [M]. 2nd ed. Beijing： Publishing House of electronics industry， 2014： 148?151.

[2] XU Honglin， FU Qiang， LIU Hongna， et al. A 16?bit sigma?delta modulator applied in micro?machined inertial sensors [J]. Journal of semiconductors， 2014， 35（4）： 128?133.

[3] 吴书园，张海英，卫宝跃.一种用于音频信号的Sigma?Delta A/D转换器设计[J].电子技术应用，2015，41（6）：47?50.

WU Shuyuan， ZHANG Haiying， WEI Baoyue. Design of a sigma?delta A/D converter for audio signal [J]. Application of electronic Technique， 2015， 41（6）： 47?50.

[4] 景新幸，包远鑫，胡胜.一种低功耗16bit音频Sigma?Delta调制器的设计[J].微电子学与计算机，2013，30（9）：115?118.

JING Xinxing， BAO Yuanxin， HU Sheng. Design of a low?power 16 bit audio sigma?delta modulator [J]. Microelectronics & computer， 2013， 30（9）： 115?118.

[5] 曹桂平.高精度Sigma?Delta调制器研究及ASIC实现[D].合肥：中国科学技术大学，2012.

CAO Guiping. Study and ASIC implementation of high?resolution sigma?delta modulator [D]. Hefei： University of Science and Technology of China， 2012.

[6] DE LA ROSA J M. Sigma?delta modulators： tutorial overview， design guide， and state?of?the?art survey [J]. IEEE transactions on circuits and systems I： regular papers， 2010， 58（1）： 1?21.

[7] SCHREIER R. An empirical study of high?order single?bit delta?sigma modulators [J]. IEEE transactions on circuits and systems II： analog and digital signal processing， 1993， 40（8）： 461?466.

[8] SCHREIER R， TEMES G C. Understanding delta?sigma data converters [M]. New Jersey： Wiley?IEEE Press， 2005： 266?274.

[9] BAIRD R T， FIEZ T S. Stability analysis of high?order delta?sigma modulation for ADC′s [J]. IEEE transactions on circuits and systems II： analog and digital signal processing， 1994， 41（1）： 59?62.

[10] BENEDETTO J J， POWELL A M， YILMAZ O. Sigma?delta （Σ?Δ） quantization and finite frames [J]. IEEE transactions on information theory， 2006， 52（5）： 1990?2005.