U-MOSFET沟槽深度对特性影响的仿真分析

王南南，关艳霞

（沈阳工业大学信息科学与工程学院,沈阳 110870）

1 引 言

功率MOSFET 作为电压控制型器件，具有输入阻抗高，控制电路简单，开关速度快，温度稳定性好，不会发生二次击穿等优点[1]。最初实现商业化的功率MOSFET 为VDMOSFET 结构，采用双扩散工艺实现，工艺简单。功率MOSFET 为单极型器件，因此导通电阻限制了该结构的电流处理能力[2-3]。虽然可通过优化VDMOSFET 的结构参数，减小其通态电阻，但VDMOSFET 所固有的寄生电阻RJFET使其导通电阻的进一步降低受到了限制。基于槽栅工艺所开发的 U-MOSFET 消除了VDMOSFET 中的 RJFET，能进一步减小导通电阻。功率U-MOSFET 一般适用于低压，这是因为在阻断状态下，沟槽底部的拐角处会出现电场集中的情况从而易使器件发生提前击穿，造成器件失效[4]。所以，功率U-MOSFET 大多数情况下被用在200V 低压控制电路中。沟槽参数对导通电阻和阻断电压均会产生影响，优化沟槽参数有利于器件特性的提高。目前已有学者在研究低压60V、高压500V 时的功率U-MOSFET，通过改变功率U-MOSFET 台面宽度，SiO2厚度，以及P 基区结深，来观察U-MOSFET 的阻断特性和导通特性[5-6]。故此，在此基础上通过改变沟槽的深度，仿真其对阻断特性、导通特性的影响。由于沟槽深度对二者的影响是矛盾的，因此需要在考虑U 型槽底部氧化层厚度影响的情况下[7-8]，折衷考虑选取最佳值。

2 功率U-MOSFET结构模型

在研究分析沟槽对器件特性参数的影响之前，须首先创建典型的U-MOSFET 结构。如图1所示，即为沟槽功率U-MOSFET 半元胞结构剖面。

图1 功率U-MOSFET 元胞剖面

如图，器件制作在N+衬底的N-漂移区上，详细结构参数如下：

元胞的宽度WM：6μm；

源极接触宽度Wc：3μm；

源极边界宽度 WS：2μm。

漂移区掺杂浓度：1.0×1015cm-3；

漂移区厚度 t：30μm；

沟槽宽度 WT：1μm；

栅氧化层厚度：50nm；

P 基区表面浓度：1.8×1017cm-3,由离子注入形成；

结深 XJP：1.5μm；

沟道长度 LCH：1.0～1.1μm；

沟槽深度表示为tT。基于此结构展开仿真实验。以下结合仿真结果，分析沟槽结构对器件典型电学特性所造成的影响的。

3 沟槽深度对击穿电压影响分析

当给U-MOSFET 的漏极施加正向电压时，N 漂移区与P 基区之间的PN 结反偏，U 型槽底部的MOS 结构处于深耗尽状态，因此，器件处于阻断状态。U 型槽（一般情况下，U 型槽延伸至N 漂移区）的存在，使器件在阻断状态下，各处的电场分布不一致。在U 型槽拐角处出现电场强度增强的现象，其电场强度不仅高于水平PN 结的电场强度，也高于U 型槽底部水平MOS 结构的半导体表面电场强度。

图2为tT=3.2μm 时的电力线分布仿真图。从图中可以看出，U-型槽拐角处的电力线密度远高于平行PN 结的电力线密度，这意味着拐角处的电场强度高于其他位置。

图2 电力线分布仿真图

图3为150V 电压下，不同沟槽深度所对应的PN 结处、拐角处和底部水平MOS 结构的电场强度的比较，从中可以看出，随着沟槽深度的增加，拐角电场强度增加。当拐角的电场强度达到击穿临界值时，器件发生击穿。

图3 不同沟槽深度下不同部位的电场分布

图4为不同沟槽深度所对应的击穿电压。可见，随沟槽深度增加，击穿电压减小。这说明，随着U 型槽深度的增加，U 型槽拐角处电场强度增强。U 型槽底部氧化层厚度此时为50nm，将这一厚度增加，会降低U 型槽底部（包括拐角）的电场强度，提高器件的击穿电压。图5即为将U 型槽底部氧化层厚度改为100nm 的情形。从图中可以看出，适当增加U 型槽底部的氧化层厚度确实可有效提高击穿电压。

图4 阻断特性随沟槽深度的变化(氧化层50nm)

图5 阻断特性随沟槽深度的变化(氧化层100nm)

4 沟槽深度对导通电阻影响分析

当栅电压大于阈值电压时，在P 基区的U 型沟槽的侧壁上形成反型层，即导电沟道，源区的电子在漏极电压的作用下，经沟道流入N 漂移区，最后流出漏极，形成漏极电流，器件处于导通状态。漏极电流与漏源电压之间的关系称为输出特性。当沟槽宽度 WT=1μm，UGS=5V，U-MOSFET 输出特性随沟槽深度tT的变化曲线图如图6所示。利用导通特征电阻:

可得VDS=3V 下的RON,SP与沟槽深度之间的关系，如图7所示。可见，随着沟槽深度的增加，导通电阻在减小。

图6 输出特性随沟槽深度的变化

图7 特征导通电阻随沟槽深度的变化

因为U 型槽穿过P 基区，延伸到N 漂移区，因此当栅电压大于阈值电压时，不仅在P 基区的U 型槽侧壁的半导体表面形成反型层，还在延伸到N 漂移区的U 型槽侧壁的半导体表面形成多子积累层。在漏源电压的作用下，源区电子经反型层和多子积累层流入N 漂移区，形成漏极电流。多子积累层的电阻率远小于漂移区其他区域的电阻率，因此多子积累层深度（U 型槽深度）的增加，会令导通电阻减小。沟槽深度的增加可降低击穿电压，这是不利的，但可以通过适当增加U 型槽底部的氧化层厚度，来减弱击穿电压的减小。

5 结 束 语

在综合考虑功率U-MOSFET 的特点的基础上，在使用Silvaco 软件的仿真中，重点选取沟槽深度和氧化层厚度这两项参数，具有很强的典型意义。仿真直观展现了沟槽结构对器件击穿电压以及特征导通电阻的影响，以此为据，可进一步探讨优化与折衷的可能性，对功率U-MOSFET 的器件设计及工艺研发都具有一定的参考价值。