基于多电源域和自适应调压的SoC低功耗研究

陈道品，武利会，罗春风，何子兰，陈超雄

(广东电网有限责任公司佛山供电局，广东 佛山 528000)

现阶段集成电路在我国电力领域应用范围越来越广泛，由此对集成电路的工艺要求也越来越高。研发尺寸精细、效率稳定的集成电路成为当前电力工作的主要目标。但是天线效应不稳定、电源网路缺失、时序收敛率低下等问题，都会对集成电路的工艺研发造成一定的影响，其中功耗效率等问题最为重要[1]。随着互联网的高速发展，大型3D互动游戏逐渐被大众所熟知，由于画面的精美让更多玩家沉浸其中。满足大众游戏欲望的同时对于物联网设备功耗的要求也随之提高[2]。在实际应用过程中，芯片可以封装更多的电路，增加芯片每单位面积容量，就可以有效降低成本和增加功能。但是芯片极其容易受到外界因素的影响而导致自身功能无法发挥。当工艺条件不同、电压不稳定、温度差别较大的时候，芯片会产生不同程度的老化现象。为了保证芯片的正常工作，可以对芯片的设计进行优化升级，给芯片留存一定的安全裕量，确保其稳定工作，可以有效提升芯片的工作能力，但是会造成一定的资源浪费。为了有效解决功耗过大和芯片资源浪费等问题，学术界和工业界都对此作出了不同程度的研究分析，以此提高芯片的资源利用率[3-4]。而在系统级和行为级层次上的各个层级把控也具有降低功耗的作用，利用各种动态电源技术、电压调节能力、适应度控制技术降低电源功耗，提升节能能力。

针对目前存在的功耗优化上的一些问题，本文提出一种基于多电源域和自适应调压技术的低功耗设计电路。通过采用DPM技术对整体架构进行优化，实现对不同工作场景具有更加灵活的配置能力与优化空间[5]，再通过DVFS技术和AVS技术对系统电源进行进一步的优化，从而使得系统整体的功耗冗余更小。

1 低功耗设计

当前对于集成电路的设计具有多种形式，其中应用最为广泛的是多阈值技术和门控时钟技术。这两种技术可以有效结合其他系统共同使用，其交互性影响较小，同时具有功耗值较低，具有良好的低功耗技术效果[6]。在低功耗设计方面可以利用电压变频的方式来提升电路的工作实际效能，提升数字电路工作能力，主要通过DPM技术、DVFS技术和AVS技术。

DPM技术在芯片低功耗设计中具有基础性的地位，对芯片的系统单元进行数据收集，通过非实时单元优化功耗系统，提升片上系统(system on chip，SoC)的内部存储性能[7]。而在系统电路工作中，存在的PVT偏差以及老化效应等问题，会造成电路的功耗过高等情况。因此，在电路设计方面，要对时序约束进行有效把控，提供更多的时序裕量。时序裕量可以有效缓解PVT偏差以及电路老化等情况，具有保证电路稳定运行的作用。过多的时序裕量会产生大量的功耗，造成性能损失等情况，但是这些裕量所产生的功耗损失可以通过AVS设计进行补偿优化[8]。AVS技术是一种有效功耗监控手段，通过监测机制对时序裕量进行原地监控或间接监控，当发现PVT出现偏差以及电路老化情况时，会及时将功耗影响转移到实际的电路路径上，利用模拟方式对功耗进行转化。

在已有的AVS设计方法中，可以通过Razor电路来对系统的功耗进行优化[9]，如图1所示。Razor电路是一种原地监控方式，通过将实际系统中所有的关键路径中的寄存器替换成Razor电路结构来进行时序检测，不仅能够有效的发现时序错误，还具有一定的纠错能力，同时在Razor电路的基础上，又拓展出了RazorII[10]、iRazor[11]等电路。但Razor电路结构也有一定的局限性，例如会造成对一些短脉冲信号的误判等问题以及使用效率低。当电路系统开始功耗优化时，需要对Razor电路上的每一个关键路径进行监测，同时需要覆盖所有的PVT路径。在优化系统的同时也加大了Razor电路面积开销量和监测单元的功耗损失。

图1 Razor电路结构Fig.1 Razor circuit structure

此外，还有间接监控方式，其通过生成复制关键路径对实际路径进行检测，从而避免影响系统电路。该方法需要先构造与实际关键路径的时序表现尽可能相同的复制关键路径电路，再通过对这些复制关键路径采用AVS电路的方式寻找到合适的电压频率临界点[12]，从而保证功能正确的前提下进一步缩小系统中的电压裕量。但同样存在着大量的复制关键路径会造成过大的面积开销以及功耗损失等问题。

2 联合节能优化策略

在实际的应用场景中，不仅存在着在不同情况下对芯片功能、性能、功耗的需求不同，甚至芯片在不同环境下的功能执行能力也会有所不同。电压数值、环境温度、芯片自身的老化程度等情况都对其电路优化产生一定的约束条件，造成电路延时情况。一般为了改善芯片的约束能力，会在芯片的设计上进行优化升级，通过增加电压裕量或时序裕量提升电路的实际应用效能，保证芯片可以正常工作。但是通过增加裕量的方式会加大电路的压力，增加无效功耗的数值，产生大量的无效功耗。为了有效缓解芯片因裕量造成的额外功耗情况，对其电路系统进行优化，本文提出联合节能优化策略，可以有效降低多电源域功耗。

联合节能优化策略主要分为系统电源设计和调压电路设计。系统电源设计可以有效的提升芯片使用灵活度，通过DPM技术有效增加系统续航时间和自动切换能力，以此降低电路功耗。调压电路设计利用DVFS技术及AVS技术对实际应用工作中的电路电压进行调节，优化其工作频率。

2.1 系统电源设计

在整个电源系统架构上，通过电池供电(BAT)和电源供电(POS)对电源门控进行控制，芯片在其系统架构下可以进行随机灵活性转化，具体如图2所示。

图2 系统电源结构Fig.2 System power architecture

NORMAL功耗模式下，系统内所有CPU内核及其他模块都处于正常工作状态，同时根据电源域的不同可以对系统内电源电压的频率进行调整，以达到匹配度。LP_RUN模式通过将LDO12_1与LDO12_2进行关断能有效的降低大量复杂IP所产生的功耗，同时CPU处于低频率工作状态，可以有效降低功耗保证系统处于必要的工作状态，而当需要进行高速运行或使用一些特有的IP功能时，系统再次回到NORMAL模式进行处理。SLEEP模式通过对CPU内核进行休眠设定，以此减少系统功耗，此模式下数据可以自动保存，不会造成信息丢失情况，同时也可以随时唤醒CPU进行正常模式工作。DEEPSLEEP模式是一种更加彻底的降低功耗模式，在电源系统工作过程中，关闭功耗较大的基准源以此降低实际功耗。在此模式下增加了唤醒系统，通过唤醒时间对模式进行转换。AON模式下，关闭所有的电路电源系统，只保留电源域1和电源域4模块，从而有效的增加了系统的续航时间，提升系统稳定性，有效降低电源内部功耗。

电路系统各个状态过程如图3所示。通过对系统上电和下电流程的转换，可以清晰看出NORMAL模式、LP_RUN模式和SLEEP模式等电流实际转化过程，从而判断上电的电源方式。在整个状态转移过程中，不仅支持上电至NORMAL模式、LP_RUN模式以及这些模式间的相互转换，在系统进入或退出LP_RUN模式时，还能够自动切换时钟以对低功耗CPU状态进行切换。

图3 状态转移Fig.3 State transition

2.2 基于DVFS技术和AVS技术的调压电路

调压电路结构如图4所示。在DVFS调压电路中，主要通过随机存取存储器(random access memory，RAM)中的查找表来使频率、电压与温度之间的关系一一对应，其中主要包含数据预处理模块、电源调校模块和LDO模块配置3个过程。数据预处理模块对电路内部的电压进行数据信息的收集和整合，通过测算分析后对电源的实际使用裕量进行数值研判，随后转移至裕量生成处理模块进行信息进一步优化处理。裕量生成模块包含电压信息、时序裕量、频率数值等电路实际信息，可以有效对电路内部电源进行有效整合。最终在LDO模块下进行数据模式存储选择。所得出的数据信息可以为读后系统配置的供电电压，预测电压值和时序裕量预留码信息在AVS闭环调节时使用能够有效的提升调压效率。

图4 调压电路结构Fig.4 Voltage regulating circuit structure

使用DVFS进行调压后，实现电源域内供电电压的粗调，按照芯片温度和频率信息对电压值进行调节，但时序裕量依旧很多，因此需要通过延迟检测电路进行进一步的调整。整个电路在进行粗调之后，将进入细调阶段。在时序监测方式的选取上，本文采用改进的复制关键路径方法。将信号输入到复制关键路径(replicated critical path，RCP)电路中，设这种信号为时钟的二分频信号，复位信号在当输入RCP电路的信号和时钟信号是低电平有作用时。，依靠数据存储模式来对RCP电路组输入端的寄存器配置信息进行选择，根据相应的RCP电路来对工作进行依次检测，当RCP电路无效时，需保持低电平状态来降低动态功耗。电压时序调节信号是通过RCP电路的输出端对异或门逻辑生成的。利用RCP电路输出的裕量信息、电压时序调节信号等内容形成时序裕量码。这种代码称作为裕量生成处理模块。

但同时RCP电路过多会造成系统总体的面积以及功耗损失过大，因此本文设计中采用了通用型的复制关键路径电路，同时为了使RCP电路与实际电路延迟时间更加接近，采用了双堆叠型[13]的延迟单元来对RCP电路进行设计，具体的延迟单元(Delay Unit，DU)结构如图5所示，通过根据延迟时间范围的不同将不同数量的延迟单元进行串联得到相应的RCP电路，每一条RCP电路可以根据不同的裕量信息码等效为多条不同的实际关键路径。整个延迟单元主要由14个MOS管组成，将14个MOS分成8个PMOS管和6个NMOS管两部分，将这两部分使用双堆叠型的结构组合在一起。IN端到OUT端起到采样的功能，RST端到OUT端起到复位的功能。

图5 延迟单元Fig.5 Delay unit

而关于电压裕量的信息，采用裕量码信息的方法，可以清晰地定义时序裕量电路的边界和复制关键路径等效路径。本文通过复制关键路径等效路径与时序裕量电路边界可变的方式实现通用型的复制关键路径电路，RCP电路根据具体情况可分为复制关键路径等效路径1和时序裕量电路1，或复制关键路径等效路径2和时序裕量电路2，或复制关键路径等效路径3和时序裕量电路3等。在RCP电路中，裕量信息内的边界电压信息经过采样电路获取，这种边界电压信息随着复制关键路径等效路径和时序裕量电路的长度差别而偏移。采用更改复制关键路径等效路径和时序裕量电路之间的占比，可将RCP电路功能的机动性和有用性提高，具体上复制关键路径等效路径的追踪长度随实际操作过程中的临界阈值的不同而变更，具体如图6所示。

图6 可变边界方式Fig.6 Variable boundary method

而在整体AVS电路的实现流程中，分析当前系统的频率、电压和裕量码信息，在数据预处理模块中，鉴定当前电压频率下首次运行AVS电路生成的裕量码信息与当前裕量码是否相同，若相同则将当前裕量码与DVFS进行调压后的时序裕量预留码信息相互对照，通过寄存器配置的信息采用对应的对比规则。当规则符合时，将DVFS查找表中查看到的预测电压值有选择的配置为当前电压。如果将当前裕量码与临界裕量码信息相对照(临界裕量码信息等价为实际关键路径的长度)，系统电压是否调节完成，则需要观察当裕量码是否达到临界值，如果系统电压调节完成，则需要观察当裕量码是否达到临界值，系统电压没有调节完成。临界裕量码信息与当裕量码信息有时会出现不相同的情况，这是就需要对这2个裕量码信息值相减，取差值解析，如果取得的差值大，通过寄存器配置信息使用多步降低电压方法，使系统电压迅速达到临界电压值。如果取得的差值小，使用单步降低电压方法，使系统电压缓慢达到临界电压值，这种方法可以减少时序的出错率，具体如图7所示。

图7 AVS执行流程Fig.7 AVS execution flow

3 实验结果与分析

SoC系统架构由多个CPU内核和多块RAM、FLASH、ROM等内存单元构成，通过AMBA2.0的系统总线架构将上列元素组合在一起。接口要求支持多组GPIO、SPI、UART、IIC、USI等外设功能；接口也要求HASH、ECC、AES等多种国际加解密标准算法，对于安全CPU核、随机数发生器、多种国际加解密算法也有需求，硬件传感器等功能也是接口不可或缺的。

当系统供电电源提供5 V电压时，流经芯片的总电流数值见表1。采用NORMAL模式进行工作时，流经芯片的工作电流最小值大约取5.7 mA，芯片工作在满负载的时刻，流经芯片的工作电流最大值大约取60 mA。采用LP_RUN模式进行工作时，系统时钟频率取值为4 MHz，流经芯片的总电流数值大约取497 μA，当采用NORMAL模式或LP_RUN模式进行工作时，流经芯片的电流分别下降到57 μA与11 μA。芯片采用AON模式进行工作时，系统只会启动RTC模块、AON逻辑、相应的唤醒逻辑，这时的消耗功耗大约下降到1.6 μA。实验结果表明当系统采用LP_RUN模式进行工作时，不仅内核、外设等功能可以得到使用，而且消耗功耗仅仅是NORMAL模式进行工作时消耗功耗的1%到10%，而当系统采用AON模式进行工作时，消耗功耗仅仅是LP_RUN模式进行工作时消耗功耗的0.4%。但采用NORMAL模式进行工作时，系统能够支持更多功能。依靠上述分析，根据功能和性能的需求，来优化系统功耗。

表1 不同模式下芯片总电流Tab.1 Total chip current in different modes

同时对芯片在不同温度、电压环境下的功耗大小作了不同程度的比较，测试结果如图8所示。

图8 不同温度下供电电压与功耗间的变化关系Fig.8 Relationship between supply voltage and power consumption at different temperatures

图8中，分别测试了温度为-25、0、25、50、80、125 ℃下的供电电压与功耗间的变化关系。当温度在-25～50 ℃时，通过数据测算得出此时的电压范围在0.7～1.4 V，总体电压功耗影响较小，在此温度下电压可以保持恒定的温度值。随着时间的变化，温度逐渐开始升高，当温度上升到80 ℃时，电压的整体功耗大于1.4 V，多电源域的总体功耗显示出大幅度的提高，较温室工作环境下的电压升高3.5 mW。当有效温度提升到125 ℃时，芯片的所有功耗都产生了明显的升高情况，通过比较不同电压下总体功耗情况，发现多电源域下总体功耗数值比在室温环境下的电源功耗数值要有所升高。在0.7 V的电压条件下，高温度的环境总体功耗会提高52.5%，1.2 V的电压条件下高温度环境总体功耗会提高33.1%，1.4 V的电压条件下高温度环境总体功耗会提高37%。

在室温条件相同的情况下，在1.4 V的工作电压下，多电源域的电压总体功耗是0.7 V电压的5.85倍，是1.2 V电压的1.41倍。在125 ℃的高温环境下工作时，1.4 V的工作电压下，多电源域的电压总体功耗是0.7 V电压的5.25倍，是1.2 V电压的1.45倍。

芯片在50 MHz的工作频率下，进行多电源域的特定电压功耗测算。电源域下的电压初始数值为1.2 V，将初始数值调值1.03 V后，开始对多电源域下的相对功耗进行对比数值分析，通过电压功耗计算获取结果。较1.2 V电压工作降低28.6%的功耗。同时在CPU所有的应用场景下，利用联合调压策略可以有效降低内部电压数值，优化电压状态，使多电源域的功耗有所降低。电压调节至1.13 V时，电源域的功耗降低12.4%；调节至0.95 V时，电源域的功耗降低40.2%；调节至0.87 V时，电源域的功耗降低51.4%；调节至0.83 V时，电源域的功耗降低58.3%。

4 结语

本文提出一种综合集成DPM技术、DVFS技术和AVS技术实现的芯片电源架构和调压电路的方法，实现对芯片系统功耗进行优化的效果，对在不同应用场景以及PVT环境和老化状况下的芯片的系统功耗大小进行了合理的改善。

在目前低功耗芯片使用场景和需求越加泛化以及对功耗约束条件越来越严峻的情况下，本文的设计方法能够有效地提供一种对多应用场景下的芯片的功耗大小进行优化改善的设计方案，使得低功耗芯片能够满足更加复杂和严格的应用环境。在实际SoC系统芯片中，在不同工作模式下对功耗的优化效果能达到90%～99.6%，同时在正常工作模式下，通过调压电路能够实现最大58.3%的功耗优化效果。