基于FPGA 的多通道可调增益数据采集系统设计

顾俊杰，白雪丽

（1.北华航天工业学院 电子与控制工程学院，河北廊坊 065000；2.北华航天工业学院计算机学院，河北廊坊 065000）

随着我国航空、航天、航海等国防事业在技术上不断取得突破性进展，为实现高精度空间探测、各种飞行器的精准导航以及军事上的精确打击等目标，对惯导产品的精度提出了新的要求，而陀螺马达作为陀螺仪的关键部件，其工作状态的实时、高精度监测对惯导产品的精度具有重要意义[1]。目前，数据采集行业以美国NI 公司最为领先，其产品接口齐全、种类多、应用广泛。然而，目前市场通用采集卡精度方面普遍稍有欠缺，性能优异的产品价格往往较高，且对陀螺马达的测试不具备针对性，容易造成资源浪费或欠缺。因此，设计了一款高采样率、高精度的多通道数据采集卡。

1 系统总体设计

系统的总体架构框图如图1 所示，系统由实现单端差分切换及多通道功能的多路开关单元、输入信号调理电路、ADC 采样电路、FPGA 主控单元、PCI通信模块以及PC 上位机组成。单端差分切换模块主要实现被测信号单端、差分采集模式切换；信号调理电路主要实现两个功能：一是对被测信号进行滤波处理以保证信号稳定，二是对被测信号作幅值调整，使信号幅值大小与ADC 输入范围相匹配，保证ADC 采样精度；硬件电路的控制由主控器件FPGA实现，并完成数据实时采集处理等功能；PCI 通信模块用来承担FPGA 与上位机的通信任务[2-3]。

图1 系统总体结构框图

2 硬件电路设计

2.1 单端差分切换电路

系统多通道功能和单端差分输入方式切换方案采用四片多路模拟开关ADG1207 芯片，具有8 路差分通道，导通电阻为120 Ω，-3 dB 带宽为490 MB，道间串扰为-85 dB。由高电平有效使能信号EN 控制3 位地址线A2、A1、A0，选通其中某一通道，当要关闭当前所有通道时则由FPGA 发送低电平给EN。ADG1207 先断开后闭合且每通道的双向切换性能优异，并且输入信号范围能扩展到其电源范围内，可提高系统准确性和安全性[4-6]。

2.2 信号调理电路模块

信号调理电器模块包括低通和高通两种滤波电路、具有可编程功能的两级放大电路以及具备衰减功能的单端转差分电路，如图2 所示。

图2 信号调理电路模块

系统所使用信号采集现场电磁干扰较强，需要为模拟前通道设计合适的滤波电路，减少干扰信号对系统采集精度的影响。

系统的输入信号幅值范围为-10～+10 V，根据设计需求，模拟前通道输入范围要具备四个档位量程，分别是±10 V、±5 V、±1 V、±0.5 V。为保证测试精度，需要对小信号进行放大，以使之与系统采样电路输入范围相匹配，因此四个档位对应的放大倍数分别为1 倍、2 倍、10 倍、20 倍。该功能的实现采用了两片可编程增益仪放大器AD8250，可通过FPGA 进行逻辑控制产生系统所需的四种增益档位，其放大倍数的组合分别为1×1、1×2、10×1、10×2[7-9]。

由于ADC 输入范围为-VREF～+VREF，且该系统采样电路中ADC 的参考电压设置为4.5 V，故需要将模拟前端送来的±10 V 被测信号作衰减，同时实现由单端信号到差分信号的转换[10]。该模块采用了全差分漏斗放大器AD8475 作为核心器件，AD8475 有两种衰减增益：0.4 倍和0.8 倍，结合ADC 输入范围，该系统采用衰减0.4 倍，从而使不同档位输出信号范围一致，经过两级放大及衰减后，四个档位的输入、输出情况如表1 所示。

表1 四个档位输入信号缩放倍数及输出范围

2.3 模数转换电路

模数转换器采用了美国德州仪器的ADS8861 芯片，该芯片是一款采用真差分输入方式的16 位ADC，1 Msps 是其能达到的最高采样率，采用SPI 兼容串行接口，信噪比可达96 dB，具有±1.0LSB 的积分非线性和微分非线性，输入信号共模电压范围为0～VREF，该系统配置电压为2.25 V。为了避免发生频率混叠现象，针对采样电路设计了抗混叠滤波器，用来滤除高频谐波，确保高频信号不会叠加到低频信号[11]。其配置电路如图3 所示。

图3 模数转换器配置电路

3 部分FPGA逻辑设计与实现

3.1 采集通道逻辑设计

系统中ADG1207 对各通道轮流切换，其真值表如表2 所示。系统共四片ADG1207，其中一片控制系统单端信号输入方式和差分信号输入方式的切换，其余三片并联使用，控制多通道间切换，由各自使能信号EN 决定是否开启。在进行多通道间的切换时，三片并联开关只允许其中一片和它的一个通道开启。

表2 多路模拟开关ADG1207真值表

采集通道控制电路完成单端信号输入与差分信号输入的模式切换，由于多路信号同时采集，开关需要不停地顺序切换，ADC 转换后传给FPGA 的数据是由多个通道顺序拼接起来的，因此需要将该数据还原为各个通道的原始数据，最后再对还原后的数据进行处理。数据的拼接与组合如图4 所示。

图4 ADC采集数据分解及组合示意图

3.2 程控增益控制逻辑

AD8250 具有灵活的可配置增益模式，可根据系统需要将增益模式配置为透明模式或锁存模式。由于锁存增益模式中，可由FPGA发送高低电平控制写使能引脚，在其下降沿时刻根据A1、A 0高低电平情况锁定当前所对应的增益，故而将增益模式配置为锁存模式，其增益配置情况如表3 所示，锁存增益模式下的时序如图5 所示。其中，写使能引脚高电平时间和低电平时间分别不少于40 ns 和20 ns。

表3 锁存增益模式配置表

图5 锁存增益模式时序图

3.3 ADC控制模块逻辑

文中采样电路的模数转换器为ADS8861，其采用的SPI 接口有“三线模式”、“四线模式”，同时支持菊花链操作[12-13]。文中采用三线模式中的无Busy 信号模式，其时序如图6 所示。

图6 ADS8861“三线无Busy信号模式”工作时序图

在三线模式中无Busy 信号模式下，DIN 始终为高电平，FPGA 先将CONVST 信号拉低，采样开始后CONVST 持续至少半个SLCK 时间的高电平，然后拉低；此时FPGA 输出时钟信号，数据的采集转换完成与SCLK 同步，由DOUT 引脚从高位到低位串行送到FPGA 内部，同时转为并行数据，最后将输出的二进制补码数据转换为16 位的无符号数据[14]。

为了更直观地了解到ADC 各引脚上的信号变化情况，利用Quartus 自带的嵌入式逻辑分析仪SignalTap 进行观测。ADS8861 的数据手册中给出的SCLK 最高频率为66.6 MHz，文中采用50 MHz 作为参考。模块控制时钟CLK 用100 MHz，并作为逻辑分析仪参考时钟，每50 个SCLK 时钟完成一次采样，实现单通道的最高采样率1 Msps，则48 通道综合采样率不低于10 ksps。CONVST高电平持续60个CLK，之后被拉低，所采集到的数据同步于SCLK，由DOUT串行送出，数据在控制模块中完成串并转换送至其他模块。将程序下载至板卡，在Signal Tap 中对各个信号进行抓取观测，结果如图7 所示。

图7 ADS8861控制模块时序测试图

4 系统测试

在分别完成系统软硬件的调试之后，在工控机上对系统作整体测试，测试内容包括单端与差分模式信号采集、采集通道的切换、四个档位增益控制下的信号采集、系统精度分析。测试使用研华工控机610L，Win7 32 位操作系统，Labview 2015 设计编写的上位机软件[15-17]。采集系统输入信号由信号发生器DG1022U 提供。整体测试前对系统各个模块进行检查，确保正常工作。

该系统的精度测试使用可编程高精电源DP1308A和五位半台表DM3058，以台表测量值作为参考值，对系统采集到的数据与台表测量值的误差进行分析。X1-X1、X1-X2、X10-X1 和X10-X2 四个增益档 位的输入信号范围分别设置为±4.5～±9 V、±2～±4.5 V、±0.45～±0.9 V 以及±0.225～±0.5 V，每个增益档位的输入信号分正、负电压两种情况进行测试。图8 中显示了利用Matlab 软件对系统四个增益档位下所采集的数据进行精度分析得出的误差情况。

图8 四种增益档位下所采集数据的误差情况

对系统采集到的数据进行分析处理后，在Matlab 工作区域使用其自带工具找到误差最大的极值点，得到四个增益档位下最大误差点对应的台表值、系统采集值及其误差大小情况，如表4 所示。

由表4 可知，在1 倍、2 倍增益档位下，系统采集误差较小，均在0.1%以内；在10 倍、20 倍增益档位下，系统采集到的数据误差相比1 倍、2 倍增益档位下误差稍大，但其误差范围仍在0.2%以内，仍具有较高精度。综合以上分析情况可知，该文所设计的数据采集系统在四个增益档位下所采集到的数据相对误差均在0.2%以内，达到了设计指标要求。

表4 不同增益下最大误差点对应值及误差大小

5 结论

该文以惯导产品中多路陀螺马达工作中的多个工作状态参量的高精度测量为目标，设计了以FPGA为控制器件的多通道增益可调的数据采集系统，实现了单端信号采集模式和差分信号采集模式的可切换工作模式，同时系统具备的四个增益档位可调功能增强了其工作适用场景，与当前市场通用数据采集卡相比，各项技术指标均达到了多路陀螺马达的监测需求。系统的操作具有简单易用、稳定性好等特点，实现了针对陀螺马达多个工作参量较高精度的测量，减少了繁琐的工作程序，使陀螺马达工作状态的监测效率得到极大提高，同时系统的使用范围具有较强的可扩展属性。