像乐高一样造芯片？Chiplet真能让国产半导体芯片弯道超车吗

上善若水

随着半导体工艺制程持续向3nm/2nm推进，晶体管尺寸已逼近物理极限，所耗费的时间及成本越来越高，但“经济效益”却越来越有限，“摩尔定律”日趋放缓，而在这样的背景下，Chiplet成为当下半导体领域耀眼的明星。

Chiplet俗称芯粒，也叫小芯片，它Chiplet最早由Marvell创始人周秀文提出，在ISSCC2015上，周秀文率先提出MoChi（Modular Chip，模块化芯片）架构的概念。据戴伟民介绍，MoChi是许多应用的基准架构，包括物联网、智能电视、智能手机、服务器、笔记本电脑、存储设备等。

简而言之，主流路线追求的是高度集成化，利用先进制程对所有的单元进行全面的提升。

Chiplet原理示意图

Chiplet是将原本一块复杂的SoC芯片，从设计时就按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术，将不同功能、不同工艺制造的Chiplet封装成一个SoC芯片。

成本，永远是推动半导体技术发展的核心动力。

Chiplet的概念早在10多年前就被提出了，Chiplet技术的概念最初是从2.5D/3D IC封装演变而来，以2.5D硅通孔中介层集成CPU/GPU和存储器可以被归类为Chiplet范畴。2013年，台积电与赛灵思合作开发的FPGA就是一个典型案例。随着摩尔定律发展进一步放缓，工艺提升越来越困难，尤其是进入到几纳米的工艺制程后只有很少的代工廠能做到，这种情况下，业界对Chiplet技术寄予厚望。Chiplet异构集成封装在一起有望解决因工艺提升困难而导致的芯片性能成本问题。

正是采用了Chiplet技术，AMD EPYC 处理器成功实现了集成64核的高性能服务器芯片，如果采用之前的单一芯片设计，集成64核，在现有工艺下是不现实、也是不经济的。而AMD按功能需要划分成小芯片，采用最优的设计工艺制造，不仅可以降低成本，提升良率，让多核复杂大芯片设计成为可能，同时，模块化设计思路也可以提高芯片研发速度，降低研发成本

随着半导体工艺进步，芯片设计难度和复杂度也在增加，设计成本高企。芯片设计成本构成一般包括EDA软件、IP采购、芯片验证与流片、相关硬件和人力成本等。根据IBS统计数据，22nm制程之后每代技术设计成本增加均超过50%，设计一颗28nmSoC芯片成本约为5000万美元，而7nm则需要3亿美元，3nm的设计成本可能达到15亿美元。

将SoC拆分成几个关键的Chiplet，每颗Chiplet能够在更多的应用中平衡研发成本，避免一颗大SoC芯片设计出来后没有足够出货量带来的巨大损失，从而缩短研发周期、研发人员投入等。

“拼装”让Chiplet获得极强的成本优势

在UCIe联盟官网发布的白皮书中，Intel首席架构师沙尔玛对Chiplet的商业价值进行了总结，包括更小面积的单一功能裸片有利于制造环节良率控制、产能爬坡；从设计角度看，能够有效降低投资，节省不必要的跨工艺节点IP移植成本，缩短产品上市周期；不同计算、存储、I/O芯片（die）的灵活组合，使敏捷芯片定制成为可能。

当然，并非所有人都认同Chiplet在技术上的优势，市场上另一种观点是要同时研发多个芯片，研发费用要翻倍，而且在量产时，每颗芯片的成品率乘起来，就会导致最终Chiplet产品的成品率大幅下降。假设Chiplet包含5颗芯片（芯粒），每颗芯粒的成品率都是90%，则5颗芯粒集成后产品的成品率就会下降到60%。显然，在Chiplet最终大规模布局并量产之前，关于Chiplet在成本方面的表现很难定论。

Chiplet模式是在摩尔定律趋缓下的半导体工艺发展方向之一，其被业界寄予厚望。从市场规模看，据Omdia数据，预计到2024年Chiplet市场规模将达58亿美元，2035年市场超过570亿美元，行业处于成长期。面对这样一个有望成为新风口的市场，全球半导体巨头也是纷纷落子布局。

国际上，Intel、TSMC、Samsung等多家公司均创建了自己的Chiplet生态系统，积极抢占Chiplet先进封装市场。基于先进技术的产品比如AMD联手台积电推出过3D Chiplet产品。苹果在2022年3月份曾推出采用台积电CoWos-S桥接工艺的M1 Ultra芯片。

而国内方面，华为于2019年推出基于Chiplet技术的7nm鲲鹏920处理器。长电科技于6月加入UCIe产业联盟（国际巨头成立的联盟，旨在建立统一的die-to-die互联标准，这促进了Chiplet模式的应用发展。8月2日，阿里巴巴加入其董事会）参与推动Chiplet接口规范标准化，通富微电与AMD密切合作，是AMD的重要封测代工厂，在Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等方面均有布局和储备，现已具备Chiplet先进封装技术大规模生产能力。

华为于2019年推出基于Chiplet技术的7nm鲲鹏920处理器

业内认为，Chiplet是对传统SiP技术的继承与发展，Chiplet具有迭代周期快、成本低、良率高等一系列优越特性，并且其搭积木式的设计方式，尤其适合我国系统设计企业切入。对于中国半导体行业来说，Chiplet先进封装技术与国外差距较小，有望带领中国半导体产业实现质的突破。

不同功能Chiplet的拼搭，某种意义上也是不同芯片IP的拼搭。

芯片IP是芯片中预先设计、验证好的功能模块，芯片设计公司通过类似搭积木的方式购买IP，实现某个特定功能，不仅缩短了芯片开发时间，也能在短期内“节省”基础架构方面的研发费用。然而，受益于Chiplet技术，设计公司可以买不同公司的硬件然后通过先进封装进行组合，在此模式下IP公司有望实现向硬件提供商的转变。此外，包括互联网公司在内的非传统芯片廠商，也会进军设计领域。后者通常会将外包的标准件与上层图像识别、语音识别等跟应用相关的算力模块，以Chiplet实现设计上的耦合，满足自身软件等方面的业务需求。

对于芯片IP公司来说，如果从卖IP转向卖Chiplet，商业模式将发生根本变化。一方面因其产品从虚拟变为实体而带来价值量的大幅提升，另一方面也会带来存货、供应链等新问题。具体而言，在传统的卖IP方式下，芯片IP厂商向使用芯片IP的设计公司收取版税，如2分钱/个，毛利率接近100%，而在芯粒模式下，芯片IP厂商向芯片设计公司销售同样功能的Chiplet，如2毛钱/个，毛利率则降低至30%，但毛利变为6分钱/个。

放眼整个半导体产业链，我国不仅拥有数量众多、规模较大的封装企业，更拥有华峰测控、长川科技等测试企业以及同样规模庞大的ABF、PCB载板企业，在相对完整且庞大的产业链企业支持下，芯片IP企业完全有了转向的基础，凭借整体生态企业协同互补，足以同ARM、SST等芯片IP设计巨头一争高下。

需要注意的是，Chiplet并非“灵丹妙药”，也无法规避国内外先进制程的差距，核心的逻辑计算单元仍然依赖于先进制程来提升性能。与所有新技术一样，Chiplet也面临不少挑战，受限于不同架构、不同制造商生产的die之间的互联接口和协议的不同，设计者必须考虑到工艺制程、封装技术、系统集成、扩展等诸多复杂因素。同时还要满足不同领域、不同场景对信息传输速度、功耗等方面的要求，使得Chiplet的设计过程异常艰难。

我国拥有全球排名第七的半导体IP授权服务提供商