一种随机抖动降低DDS杂散的方法及仿真

汪海燕

安徽电子信息职业技术学院信息工程系，安徽蚌埠，233060

直接数字频率合成技术（DDS）具有颇多优异性能——频段宽、频率转换速度快、频率分辨率高等，但也具有频谱不纯、杂散成分较多等不足。幅度量化相位截断成为直接数字频率合成技术主要的噪声和杂散来源，对此研究已有较为成熟的结论［1-2］。如何有效减少、抑制DDS杂散，困扰着此领域的学者，也是DDS领域研究的热点。

1 频谱分析

以直接数字频率合成时钟抖动为代表进行分析，由文献［3］得知，两种抖动模型中，振幅调制和相位调制在调变指数β≤1时是等价的。令｛tn｝为第n次DAC转换时刻，有：

式中，τn：时钟抖动；Ts＝1／fs：时钟的周期。考虑调制信号的相位信息，上式代入理想的相位表达式有：

推导出等效时钟抖动：

从而可知循环周期为：

根据周期性的时钟抖动，令n＝kM＋m，因此式（1）可转化为：

tn时刻，DDS提取幅值序列｛（nTs），n＝1，2，…｝，DAC把数字信号转化为模拟信号，有：

上式（6）进行傅里叶变换，考虑n＝kM＋m，并将式（5）代入可得：

对式（7）的后半部分，令k＝fβgcd（fs，fβ），并将式（3）和式（4）代入得：

因此，DDS合成信号的频域表达式为：

2 时钟抖动的信噪比

如合成理想信号x（t）＝e-jw0t，则 DDS频域表达式：

式中：γk＝f0／fs-k／M。从式（6）可以看出，各频率点处的能量为：

因此，在插入时钟抖动之后，杂散之比为：

基于调变指数β≤1，低通滤波，高阶的杂散可不计，则信噪比输出：

基于周期M≥1时，辛格函数的包络调制在相邻的频率点，可做近似，式（13）中γ-1和γ1用γ0来表示，有：

由于β≤1时，J1（β）≈β／2，故可以得出：

从式（15）知，DDS输出抖动信噪比由β、fS和输f0决定。与VankkaJ的结论一致，和系统时钟信噪比相比，输出抖动信噪比有20lg（f0／fs）dB的改善。

3 DDS频谱分析

DDS频谱不纯，杂散成分较多。图1显示了各种杂散的误差来源。因此DDS频谱相当错综复杂，大量参考文献也对此有较详细的理论分析和研究。

图1 杂散误差来源示意图

图2（a）是理想情况下的DDS输出谱。如基于相位舍位误差，N＝8，k＝3，B＝3，采用低位全舍不入算法，取激励时钟10KHz，DDS输出的关于主谱的归一化频谱如图2（b）所示。幅度最大为目标输出频率，其余为杂散谱线。由于仿真时FFT的窗函数长度有限，存在频谱泄漏。

图2 相位舍位误差图

4 非减性抖动改善DDS频谱的方法

产生杂散的数学本质是有限字长效应造成的误差周期性。其产生的缘由复杂多样，有关文献［4-5］给出多种减少、抑制的手段和创新点。为破坏量化误差的这种周期性，其中一种创新措施是，可随机数添加到量化误差的一部分，使之误差随机化，以减小杂散，这是一种行之有效也是广为采用的方法和技术，即利用随机抖动（Dithering）。考虑到带宽较大，采用抖动后背景噪声亦有影响，但并不突兀。考虑误差情况，在图3所示各不同位置增加抖动环节。

图3 不同位置增加抖动环节

相位抖动是针对相位截断误差的［6］。如图4所示，“随机数2”分布均匀，截断前加在相位累加器的输出上，然后再经舍位，作为ROM的地址。使用此手段，最差载波-杂散比［7］：

传统载波-杂散比每地址比特6dB增量，与传统方法相比，结果有明显改善。显然输出同样杂散水平要求时，可很大程度减少ROM的地址线。

仿真过程中，取随机抖动3bits，DFT位数4 096，f＝10KHz，K＝7，N＝8，B＝3。图4（a）、（b）分别为未加入和加入随机相位后的频域幅度谱。比较两图可以看出，加入随机相位抖动，虽然背景噪声有一定程度影响，但大幅度杂散谱 有十分明显的改善。

其载-噪比上下界由下式给出：

其中S为DFT长度。

图4 随机抖动改善频谱杂散

5 结束语

本文推导出直接数字频率合成精确谱函数表达式和杂散比计算方法，在M≥1时，低通滤波，高阶杂散甚微，所以时钟相位抖动的信噪比由-1阶和1阶杂散近似。对直接数字频率合成技术的触发时钟抖动研究，在工程上有一定的指导意义。集成电路制造领域，每一次新技术、新材料、工艺的出现，都会带来新的飞跃，相信不久的将来，DDS的性能会有更大的提高。

［1］史婕，吴坚，朱卉乔．混沌时间序列及 MATLAB仿真实现［J］．滁州学院学报，2011，32（5）：70-74

［2］张骏凌，张玉兴．直接数字频率合成器中的相位噪声分析［J］．电子科技大学学报，1999，28（1）：24-27

［3］姚宏亮，汪海燕．基于DDS相位噪声分析及抑制［J］．长春工业大学学报，2012，34（1）：43-45

［4］李昂，罗汉文，余辉，等．改善 DDS频谱结构的新方法［J］．移动通信，2004，21（8）：18-21

［5］J Vankka．Spur reduction techniques in sine output direct digital synthesis［J］．IEEE Proc，1996（4）：951-959

［6］Tso-Bing Juang，Shen-Fu Hsiao，Ming-Yu，etal．Para-CORDIC：Parallel CORDIC Rotation Algorithm ［J］．IEEE Transactions on Circuits and Systems，2004（8）：217-229

［7］孙晓闻，张瑞永，陈国海．直接数字频率合成器的相位噪声分析［J］．现代雷达，2009，31（6），89-92