片间综合化互连时间触发通信调度方法

孔韵雯，李峭, *，熊华钢，程子敬

1.北京航空航天大学 电子信息工程学院，北京 100083 2.北京卫星信息工程研究所，北京 100080

综合化航空电子系统经历了分立式、联合式、综合式到高度综合的发展过程[1-2]，目前，高度综合的分布式综合模块化航空电子(Distributed Integrated Modular Avionics， DIMA)体系结构，其特征在于利用分布式架构将所有综合化模块分布在整个飞行器中[3]，通过时间确定网络实现安全关键性消息的严格周期确定性。文献[4]提到未来航电系统计算体系结构向着智能化、多核处理、微内核和片上系统(System on Chip, SoC)的方向发展。更进一步，随着可综合模块微小型化的发展，例如：美国国防高级研究计划局(DARPA)的MTO办公室推出新型片内微结构的研究项目[5]，欧洲e2V公司推出了几百克重的航电多核处理机[6]，微小型智能片间互连系统有望成为未来航空航天电子系统分布式综合对象。

迄今为止航电综合化互连技术属于局域网(LAN)或系统域网(SAN)范畴,尚未出现广为认可的跨越处理核内部总线、外部局部总线、I/O总线、SAN和LAN等计算体系结构[7]层次的互连技术。针对微小型智能片上系统亟待解决的片间互连问题，串行外设接口(SPI)和Rapid-IO支持的最大速率虽然远高于I2C的5 Mbit/s[8-9],但是没有提供固定规则的寻址方案和数据流量控制[10]，基于SPI总线和Rapid-IO的消息传输寻址都需要设计人员的特定规划。考虑到未来应用迁移的方便性，本文采用开放性介质无关接口实现芯片间互连，满足跨体系结构层次互连的功能一致性。

对于跨越微小型智能器件的综合化互连系统，文献[11]研究了混合关键性系统分布式实时架构，通过时间触发以太网(Time-Triggered Ethernet, TTE)实现了多个多核芯片互连的跨层次体系结构，其侧重于该架构下的可重配置方法。文献[12]研究了片上和片间跨层次体系结构模型，并分别将基于静态调度表和基于优先级的两种调度方法应用于该模型，但前者会引入调度切换开销，后者由于不同层次结构中流量约束优先级不同，可能会对可组合性产生影响。更有甚者，文献[13-14]提出了时间触发片上系统(Time-Triggered System on Chip, TTSoC)架构，通过时间触发片上网络[15](Time-Triggered Network-on-Chip，TTNoC)实现片上多个异构IP块的互连，但与底层硬件联系紧密。

得益于时间触发网络中TT流量调度方法的积累，可以为片间互连网络拓扑中TT流量的调度方法提供参考。如：文献[16-17]采用可满足模理论(Satisfiability Modulo Theories, SMT)求解器，通过网络拓扑和流量配置进行约束，生成满足约束的TT网络时间触发调度表；文献[18]则提出了利用最早期限(EDF)算法调度异步任务的增量化调度方法；文献[19]综合考虑了时间触发控制器处理和通信的约束关系，但片间互连往往是多网段分布式交换结构，无法直接应用上述总线调度结果。对于更细粒度的片间TT流量调度，文献[20-21]基于特征任务的严格周期性任务可调度分析方法可供借鉴。

另外，对于端系统主机组成的TTE网络，虽然TT流量的单跳交换延迟为μs量级，但应用层事件触发和时间触发机制配合的等待时间甚至达到流量周期的量级，TTTech公司的操作系统中间件[22]可以部分解决上述问题；但对于片上系统组成的网络，应用的操作环境是轻量化的，很难在源、宿节点嵌入纯软件实现的中间件，且具有多级交换转发，为了保证各物理链路上TT流量的严格实时性，只得将等待时间分散于各交换节点。

本文的贡献在于建立基于开放性介质无关接口的芯片间综合化互连模型，并在现有严格周期性任务可调度分析方法[20-21]的基础上，提出一种应用于片间互连的TT通信调度方法。本方法采用负载均衡的选径方法，以尽量减小等待时间为目标确定流量的发送时间偏移量，并利用遗传算法优化发送端口的调度表相位，获得具有全局意义的时间触发调度表。

1 片间综合化互连模型

1.1 片间互连的拓扑结构

在电路板范围内，芯片之间通过开放式的介质无关接口建立物理链路,进行全双工通信。芯片的物理链路数量和布局根据数据传输的需求确定，在一般情况下是不对称的。取代独立的中心交换机的交换结构也通常不对称，分别就近嵌入于芯片端口内的可编程结构中。选定某一芯片作为片间互连的网关，通过连接板外交换机节点进行跨电路板消息的端到端传输。

将一个芯片间互连结构记为G=(V,E)，V={vi}表示各个芯片，E={ei}表示芯片间的双向连接路径。芯片之间的通信是全双工的，相邻芯片间的物理连接可以根据不同的方向标记为不同的通信链路，用L={li}表示板上通信链路的集合。若vi、vj∈V为相邻节点，则(vi,vj)∈L表示vi到vj的通信链路；(vj,vi)∈L表示vj到vi的通信链路。

对于给定芯片vs、vd∈V间的端到端通信，从vs到vd传输路径可以表示为

p=((vs,vi),…,(vj,vd))

式中：vs为源节点；vd为目的节点；其他芯片为中转节点，角标i和j为芯片编号。此外，规定流量传输路径不会构成回环。

图1为局部芯片互连拓扑示例，选择v6作为板上网关节点。图中所示为传输路径：e1和e2分别为v1、v2和v1、v5之间的双向连接通信路径；v5为中转节点，包含链路l1=(v5,v4)的发送端口。

图1 局部芯片互连拓扑Fig.1 Topology of local chip interconnection

1.2 时间触发流量片间通信模型

假设片间通信的TT流量集合为F=(f1,f2,…,fn),每条流量都由芯片产生或是由网关转发进入板内，用4组元fi=〈Pi,Ti,ci,pi〉(1≤i≤n)表示，Pi为流量的优先级,本文中规定跨板流量具有最高优先级，周期具有次高优先级，周期越小优先级越高；Ti和ci分别为周期和执行时间;pi为传输路径，包含了q(q≥1)段通信链路，源节点为vs,i，目的节点为vd,i，经过的跳数为h=q+1。流量传输路径可以由设计根据需求静态离线确定，对于没有确定路径的流量，将在2.1节中说明根据负载均衡原则确定路径的方法。

芯片之间需要进行时钟同步，专用同步线是可选的近距离时钟同步的简易方法；然而，考虑到抗摧毁能力和未来应用迁移所需的开放性，利用片上的可编程资源实现压缩主控器(Compress Master，CM)、同步主控器(Synchronization Master，SM)和同步客户端(Synchronization Client，SC)，通过协议控制帧(Protocol Control Frame, PCF)实现各个芯片间的时钟同步，形成符合SAE AS6802标准[23]的同步过程，使之不仅在本地电路板上实现同步，而且可以与满足该标准的时间触发网络实现同步。目前，对于100 Mbps码速率的TTE，分布式同步精度为1 μs。此外，TT流量通信过程有以下规则：

1) 各个芯片端口发送的TT流量均满足严格周期性，即同一个TT流量的两个连续消息之间的时间间隔是固定的，且等于周期。

2) 本调度方法中规定选定作为网关的片上系统不作为消息传输路径中的中转节点中继转发消息。

3) 跨板流量具有最高的优先级，在所有等待调度的TT流量中优先被安排。

1.3 严格周期任务的可调度性

如果将时间触发流量的传输服务作为任务，传输延迟作为任务的“执行”时间，则也可借鉴多处理器任务集合可调度性的判定方法。在下面的讨论中，令“任务”与TT流量的含义相同，而消息作为流量的实例，相当于任务的“作业”。

此外，用函数LLC(S)表示一个非空集合S中连续整数的最长长度，函数SLC(S,l)表示一个非空集合S中长度大于l的连续整数中的最小整数[20]，函数LC(S)表示一个非空集合S中各段连续整数的长度。

1) 利用原任务的特征任务，采用取模运算求出Tr上被任务τi占用的时间ITU(i,r)。

2) 求出特征任务在可调度时的所有空余时间。

3) 计算特征任务可用空余时间的最大长度，判断任务的可调度性。

定理1[20-21]任务τr=〈cr,Tr〉与集合T中所有任务是可调度的，当且仅当：

cr≤LLC(QT(r))

(1)

式中：LLC(QT(r))为空余时间QT(r)的最长长度。

2 TT流量调度方法

片间互连的TT流量调度方法在1.3节严格周期任务可调度性判定方法的基础上，调度得到由分布于各端口的循环调度表组成的全局时间触发调度表。该方法主要有以下3个步骤：

1) 利用基于特征任务的可调度性分析，计算端口负载率，根据负载均衡原则确定流量传输路径。

2) 以等待时间局部最优为目标，依据优先级排序以增量化方式初步确定流量发送时间偏移量，获得各端口的循环调度表。

3) 利用遗传算法调整各端口调度表相位，更新流量在各端口发送时间偏移量，得到全局优化意义的时间触发调度表。

2.1 流量传输路径的选择

对于TT流量跳数相同的可能端到端路径，以负载均衡为目标选择流量传输路径。为了提高路径选择算法的效率，采用广度优先，在不产生回环路径的前提下，逐级搜索可能经过的通信链路，判定TT流量在通信链路发送端口的可调度性。若存在无法调度的端口，则通过“剪枝”，剔除包含该端口所在传输路径。通过累加计算可行端到端路径的流量负载率，选择负载率最小的路径为流量的传输路径。

2.1.1 TT流量可调度性判定算法

参考1.3节严格周期任务的可调度性判定多次和定理1[20-21]，算法1用于判定TT流量在通信链路li发送端口的可调度性，其计算的时间复杂度为O(NTmax)，Tmax为流量集合里的最大周期。

算法1 TT流量可调度性判定算法 输入:TT流量集合Fli={fli1,fli2,…,flini}和待判定流量fr=。输出:流量fr是否能被调度,若能调度则输出集合QFlir()和OFlir()。1 br←0,QFlir()←0,Tr-1[],OFlir()←ϕ;2forj=1tonido3 Ej←∪ekj k∈0,LCMTr,Tj()Tj-1[];4 ITUj,r()←x|x=ekj()modTr(),∀ekj∈Ej{};5end6 QFlir()←QFli(r)ITUj,r();7ifcr≤LLCQFli(r)()then8 br←1;9 OFlir()←SLCQFli(r),cr();10end11 returnbr,QFli(r)andOFlir();

(2)

(3)

2.1.2 TT流量通信路径选择算法

采用广度优先算法，搜索得到待安排路径流量fr=〈Pr,Tr,cr,pr〉可能的k条端到端传输路径集合Rr=(p1,p2…,pk)，以及所有可能路径中包含的q段物理链路li(1≤i≤q)。

算法2用于选择TT流量的通信路径，在算法1的基础上先判定链路的可调度性，在剔除包含不可调度的链路的路径后，选择负载率最小的可行端到端路径为流量的传输路径，其计算的时间复杂度为O(N2)。算法2的伪代码如下。

算法2 TT流量通信路径选择算法 输入:TT流量集合Fli=fli1,fli2,…,flini{},待安排流量fr=和路径集合Rr=p1,p2,…,pk{}。 输出:流量fr选择的通信路径pr。1 pr←[],Uli←0,Upj←0,Upr=A,k1=k;2fori=1toqdo3 调用算法1判定fr在链路li的可调度性;4 ifbr=1then5 Uli←1-∑LlimTr;6 end7 else8 Uli←A;9 end10forj=1tok1do11 ifli∈pjthen12 ifUli=Athen13 deletepj;14 k1←k1-1;15 end16 else17 Upj←Upj+Uli;18 end19 end20 end21end22forj=1tok1do23 ifUpj

其中：A为预先根据可能负载率设定的较大常数；Uli为链路li发送端口的负载率，即

(4)

2.2 发送时间偏移量的确定

2.2.1 发送时间偏移量的初步确定

在片间的传输过程中，对流量传输的端到端延迟影响最大的是流量在中转节点等待发送的缓存时间，记流量fr在传输路径pr的等待时间为wtr(pr)，流量fr在中转节点vi(li=(vi,vj))等待时间为wtr(li)，表示流量fr在到达vi后等待发送的时间。对于包含q段通信链路的路径pr，wtr(pr)由wtr(li)累加得到，即

wtr(pr)=

wtr(l2)+wtr(l3)+…+wtr(lq)

(5)

对于静态调度的流量，在发送节点端口的发送时间偏移量为

(6)

在中转节点端口的发送时间偏移量为

(7)

图3给出了例1根据算法1计算得到的结果，其中图3(a)给出了vs,1发送端口可用的空余时间；图3(b)为中转节点v2发送端口可用的空余时间。

由此得到，fr中的消息在路径pr的最小可行等待时间wtr(pr)=wtr(l2)=2。

图2 消息传输路径Fig.2 Message transfer path

图3 消息等待时间计算过程Fig.3 Calculation process for message waiting time

2.2.2 等待时间的优化

发送端口的循环调度表决定了该输出物理链路上TT流量的严格周期性，而且各个循环调度表之间的相对相位影响了消息的等待时间。为了缩短最坏情况下的等待时间，采用遗传算法[24-25]调整芯片各发送端口的调度表相位，得到各端口近似最优的一组相位值。

给定相位值后，各流量在发送端口的偏移量依次循环移位更新，得到全局优化意义的时间触发调度表，此时最坏情况下的最大等待时间最短。

当一代相位确定后，代入式(8)进行各端口流量fr=〈Pr,Tr,cr,pr〉的发送时间偏移量的更新

(8)

偏移量更新后，采用式(8)计算等待时间，进而得到其中的最大等待时间wtmax。从优化目标可知，wtmax越大，遗传算法中基因保留在子代的可能性越小，因此设置适应度函数为

(9)

式中：Cmax为预先根据可能结果设定的较大常数。

根据父代个体所得的适应度值降序的排列，利用选择算子和交叉算子生成子代，经过多代遗传后适应度函数收敛，从而得到近似的最优值。

3 案例研究

3.1 片间综合化互连模型仿真

设基于芯片间消息实际传输速率为100 Mbit/s，以太网帧的帧长范围为64～1 518字节，则每一帧传输的执行时间范围为5.12～121.44 μs，TT流量的周期通常为1～128 ms。考虑到仿真主要是为了验证该调度方法的有效性，需要在逼真度和计算复杂度之间取得权衡，因此将消息的执行时间和周期以μs为单位进行上取整为cr∈[6,122]，且cr∈N；在工程中，取整后增加的冗余量可作为消息的保护间隔。为了在仿真中使各流量的周期存在一定的公约数关系且具有多样性，使Ti=2n×3m×1 000，其中0≤n≤7，0≤m≤2，且Ti∈[1 000,128 000]。

仿真规模对应于3×3网格式的实验原型，该原型可配置为对称互连结构及非对称互连结构，分别如图4(a)和图4(b)所示。

为了进行对比，其对照组利用SMT工具求解各端口调度表[16-18]，值得说明的是，现有SMT工具仅面向端系统主机之间的互连，计算中将“端系统”等效为芯片的发送端口，“交换机”等效于芯片内部的交换结构，但规定连接于同一“交换机”的“端系统”间不产生外部通信流量。

类似于文献[16]，SMT的单跳延迟下界设置为122 μs(最长帧执行时间)，不可判定情况下的停机时间为1.5 h，但为了允许中转节点缓冲等待，将单跳延迟上界设为最长帧的4倍(文献[16]中的最大选项)。

针对对称与不对称的互连结构，调度规模如表1所示，分别采用SMT和本文提出的调度方法得到各组流量中的最大等待时间。其中，对称和非对称结构中的最大等待时间分别记为wtmax,S和wtmax,A，以μs为单位，“--”表示SMT不可判定超时。

由仿真结果可以看出，在两种结构中，当规模较小时，两种方法调度得到的等待时间相近；而流量规模较大时，利用SMT进行调度的传输等待时间较小于本文调度方法得到的等待时间，但本文调度方法的可调度流量规模相较于SMT至少增加30%。

图4 对称和非对称互连拓扑结构Fig.4 Topology structure of symmetrical and asymmetrical interconnection

表1 可调度流量规模Table 1 Scheduled message size

流量规模SMT本文方法wtmax,S/μswtmax,A/μswtmax,S/μswtmax,A/μs1001085133378489420018672039601224830016592437152238794001856--236059735002133--373396296002273--3638不可调度700----3800不可调度800----5294不可调度

此外，与SMT相比，本调度方法可以明确得到不可调度的结论，且导致不可调度的流量明确，便于根据实际调度情况及时调整。

对照组采用Yices SMT求解器，核心算法为优化后的同余闭包算法[26],其时间复杂度为O(N3lgN)，然而，当它具体应用于TT调度问题时，会出现非线性的离散数学约束，即使仅搜索可行解，也被认为是NP问题[18]。对于本文提出的调度方法，依次执行算法1和算法2即可得到可行解，整体时间复杂度为O(N2)。在对称与非对称拓扑结构中，SMT与本文提出的调度方法对流量进行调度规划的运行时间如图5所示，本方法对流量进行调度规划的时间远小于SMT，并且在对称与非对称结构中，流量规模的增加并不会导致调度规划的时间明显增长。

图5 运行时间对比Fig.5 Comparison of execution time

3.2 等待时间仿真结果对比

利用20组600条TT流量，对比本文提出的逐跳计算流量的发送时间偏移量方法(方法1)和文献[20]中既有的基于特征任务的调度方法(方法2)对等待时间的影响。

以流量传输等待时间占周期的比例作为归一化的传输延迟度量，图6为分别为采用两种方法调度2～4跳流量的平均传输延迟；其中10组仿真结果中，每组流量中的最大等待时间wtmax及对应的归一化传输延迟见表2。

在不经过遗传算法优化前方法1得到的传输延迟不超过0.01，流量等待时间没有随着传输跳数的增加而明显增加，而方法2得到的传输延迟至少为1.99，传输路径每增加1跳，等待时间显著增加。本方法与既有的基于特征任务的调度方法相比，传输延迟缩短到后者的2%以下，得到每条流量的局部最优等待时间。

图6 等待时间归一化均值Fig.6 Normalized average of message waiting time

表2 最大等待时间Table 2 Maximum waiting time

流量组别方法1方法2wtmax/μswtmaxTi跳数wtmax/μswtmaxTi跳数126110.01942868732.994244490.03532868552.994328940.05422869902.994431420.03332559432.004527650.02231917052.004626690.02122551421.993736400.03732559182.004831970.03332872182.994929320.02032569112.0041030330.02432558442.004

3.3 遗传算法优化实验

针对3.1节非对称结构中调度的一组500条TT流量，利用方法1调度得到的最大等待时间为11 173 μs，利用方法2调度得到的最大等待时间为25 8133 μs。采用遗传算法优化两种方法调度得到的最大等待时间，其优化结果如图7所示。

方法1得到的最大等待时间经过遗传算法优化后为9 645 μs，优化了13.7%，方法2得到的最大等待时间经过1 672代的遗传迭代优化后，尽管该方法调度流量中的最大等待时间在优化后减小了35.8%，仍然远大于方法1得到的最大等待时间，进一步验证了本文方法能够缩短流量传输等待时间这一优势。

图7 方法1和方法2最大等待时间优化过程Fig.7 Optimization process of maximum waiting time for Methods 1 and 2

4 结 论

1) 本文建立了可以用于片间、片上系统和模块联合工作的片间综合化互连结构模型，提出了适用于该结构的一种TT通信调度方法，其将缩短等待时间作为优化目标，规划流量传输路径，选择并调整流量发送时间偏移量，获得具有全局最优意义的时间触发调度表，并通过了案例仿真进行验证。

2) 本方法能够在有限时间内得到是否可调度的判定结论；通过案例研究，对于可调度的情况，本方法的可调度流量规模比SMT方法至少增加了30%；即使不可调度，本方法能够明确指出导致不可调度的流量，便于快速设计调整。

3) 案例研究结果表明，以流量传输等待时间占周期的比例作为归一化的传输延迟度量，本方法得到的传输延迟小于0.01，与既有的基于特征任务的调度方法相比，缩短到后者传输延迟的2%以下。

[1] 熊华钢, 王中华. 先进航空电子综合技术[M]. 北京： 国防工业出版社, 2009： 2-13.

XIONG H G, WANG Z H. Advanced avionics integration techniques[M]. Beijing: National Defense Industry Press, 2009： 2-13 (in Chinese)

[2] 王国庆, 谷青范, 王淼, 等. 新一代综合化航空电子系统构架技术研究[J]. 航空学报, 2014, 35(6): 1473-1486.

WANG G Q, GU Q F, WANG M, et al. Research on the architecture technology for new generation integrated avionics system[J]. Acta Aeronautica et Aastronautica Sinica, 2014, 35(6): 1473-1486 (in Chinese).

[3] WOLFIG R, JAKOVLJEVIC M. Distributed IMA and DO-297: Architectural, communication and certification attributes[C]∥Proceedings Digital Avionics Systems Conference. Piscataway, NJ: IEEE Press, 2008:1.E.4-1-1.E.4-10.

[4] 蒲小勃. 现代航空电子系统与综合[M]. 北京： 航空工业出版社, 2013: 70-86.

PU X B. Modern avionics system and integration [M]. Beijing: Aviation Industry Press, 2013:70-86 (in Chinese).

[5] DARPA M T O. Another big shrink: Tiling chiplets into next-generation microsystems[EB/OL]. (2016-07-19)[2017-07-05].http:∥www.darpa.mil/news-events/2016-07-19.

[6] E2V. E2V and Adeneo partner to create the world’s smallest, multicore computer for aerospace applications[EB/OL]. (2016-07-18)[2017-07-05].https:∥www.e2v.com/news/e2v-and-adeneo-partner-to-create-the-worlds-smallest-multicore-computer-for-aerospace-applications/.

[7] 林闯, 贾子骁, 孟坤. 自适应的未来网络体系架构[J]. 计算机学报, 2012, 35(6): 1077-1093.

LIN C, JIA Z X, MENG K. Research on adaptive future internet architecture[J]. Chinese Journal of Computer,2012, 35(6): 1077-1093 (in Chinese).

[8] HIERGEIST S, HOLZAPFEL F. Fault-tolerant FCC Architecture for future UAV systems based on COTS SoC[C]∥Proceedings Architecture of Computing Systems. Berlin: Springer International Publishing, 2016: 1-5.

[9] SCHECKEL T. Serial RapidlO: Benefiting system interconnects[C]∥Proceedings SOC Conference. Piscataway,NJ: IEEE Press, 2005: 317-318.

[10] LEENS F. An introduction to I 2 C and SPI protocols[J]. IEEE Instrumentation & Measurement Magazine, 2009, 12(1): 8-13.

[11] DURRIEU G, FOHLER G, GALA G, et al. DREAMS about reconfiguration and adaptation in avionics[C]∥Proceedings Embedded Real Time Software and Systems. Toulouse: European Congress Press. 2016: 48-57.

[12] OLIVER R S, CRACIUNAS S S. Hierarchical scheduling over off- and on-chip deterministic networks[J]. Acm Sigbed Review, 2016, 13(4): 14-19.

[13] OBERMAISSER R, EL SALLOUM C, HUBER B, et al. The time-triggered system-on-a-chip architecture[C]∥Proceedings IEEE International Symposium on Industrial Electronics. Piscataway,NJ: IEEE Press, 2008:1941-1947.

[14] WASICEK A, EI-SALLOUM C, KOPETZ H. A system-on-a-chip platform for mixed-criticality applications[C]∥Proceedings IEEE International Symposium on Object/Component/Service-Oriented Real-Time Distributed Computing. Piscataway, NJ: IEEE Press, 2010: 210-216.

[15] SCHOEBERL M. A time-triggered network-on-chip[C]∥Proceedings International Conference on Field Programmable Logic and Applications. Piscataway,NJ: IEEE Press, 2007: 377-382.

[16] STEINER W. An evaluation of SMT-based schedule synthesis for time-triggered multi-hop networks[C]∥Pro-ceedings Real-Time Systems Symposium. Piscataway, NJ: IEEE Press, 2011: 375-384.

[17] POZO PÉREZ F M, RODRIGUEZ NAVAS G, HANSSON H, et al. Schedule synthesis for next generation time-triggered networks[C]∥IEEE 20th Conference on Emerging Technologies & Factory Automation (ETFA).Piscataway, NJ: IEEE Press, 2015: 1-8.

[18] CRACIUNAS S S, OLIVER R S. SMT-based task- and network-level static schedule generation for time-triggered networked systems[C]∥Proceedings International Conference on Real-Time Networks and Systems. Versailles: RTNS Press, 2014: 45-54.

[19] HU M, LUO J, WANG Y, et al. Scheduling periodic task graphs for safety-critical time-triggered avionic systems[J]. IEEE Transactions on Aerospace & Electronic Systems, 2015, 51(3): 2294-2304.

[20] CHEN J, DU C, XIE F, et al. Schedulability analysis of non-preemptive strictly periodic tasks in multi-core real-time systems[J]. Real-Time Systems, 2016, 52(3):239-271.

[21] 陈进朝, 杜承烈. 单处理器平台下的严格周期任务可调度性判定[J]. 计算机工程, 2016, 42(5): 288-291.

CHEN J C, DU C L. Schedulability test for strictly periodic tasks in uniprocessor systems[J]. Computer Engineering, 2016, 42(5): 288-291 (in Chinese).

[22] TTE-COM. TTE-COM A653 for VxWorks 653 2.4 [EB/OL]. (2016-10-25)[2017-07-05]. Vienna, Austria:TTTech Computertechnik AG, 2016.https:∥www.tttech.com/products/aerospace/development-test-vv/middleware/tte-com-a653-for-vxworks-653/.

[23] SAE. Time-triggered Ethernet: AS6802[S]. Warrendale, PA: SAE International, 2011.

[24] DING S, YIN X, XU H, et al. A hybrid GA-based scheduling method for static segment in FlexRay systems[C]∥Proceedings Control and Decision Conference. Piscataway, NJ: IEEE Press, 2010: 1548-1552.

[25] 代真， 何锋， 张宇静， 等．AFDX虚拟链路路径实时寻优算法[J]． 航空学报， 2015, 36(6): 1924-1932.

DAI Z, HE F, ZHANG Y J, et al. Real-time path optimization algorithm of AFDX virtual link[J]. Acta Aeronautica et Astronautica Sinica, 2015, 36(6):1924-1932 (in Chinese).

[26] DUTERTRE B. Yices 2.2[C]∥Proceedings International Conference on Computer Aided Verification. Berlin: Springer International Publishing, 2014: 737-744.