基于FPGA的实数信道化工程设计与实现

王小静，岳枚君，张锦中

(1.中国电子科技集团公司第三十八研究所，安徽 合肥 230088；2.国防科技大学，安徽 合肥 230037)

0 引 言

现代电子侦察系统要求具有大带宽、高灵敏度、高分辨率和大动态范围，此外需具备同时处理多个到达信号的能力[1-3]。为满足这种需求，结合数字化和信道化技术的数字信道化接收机应运而生。数字信道化是信道化接收机的重要组成部分之一，它将宽带信号划分为多个窄带信号分别进行处理[4-5]。传统的侦察接收机中，信号的处理都是基于复信号处理理论。此时，信号的调制和解调是在基带上完成的，因此基于低通或带通采样得到的数字中频信号都需要通过数字正交变频技术转换为数字基带信号。侦察接收机经数字正交下变频后，再采用复数信道化将基带的宽带信号进行信道分离。而实数信道化直接对采样得到的中频信号进行信道化处理，省去数字下变频步骤，可简化数字前端处理环节，在高采样频率情况下可大大节约硬件资源。

一般的实信号信道化进行子带划分后，都会存在真实信道和镜像信道。工程实现时，其滤波器为复数滤波器，既会消耗大量的硬件资源，又会导致控制逻辑变得复杂[6]。本文基于传统的复数信道化，基于分布式算法和实数二维快速傅里叶变换(FFT)算法，提出了一种新的实数信道化现场可编程门阵列(FPGA)实现方法。通过对该算法进行的仿真分析与比较，验证了该方法的正确性和可实现性。

1 实数信道化原理

现代软件无线电系统中，数字下变频器首先进行混频，然后采用数字低通滤波器进行滤波。此时信号一般都处于比较严重的过采样状态，故还需要进行抽取处理[7]。AD采集的宽带数字信号经数字下变频器后，中频实信号转换为基带复信号。混频和滤波是数字变频器的主要运算，会占用大量乘法器资源。

如果采用实数信道化，则可以裁剪数字下变频环节，节约宝贵的硬件资源。实数信道化与复数信道化原理一致，即通过多速率信号处理将宽带信号变为多个窄带信号。由于实信号频谱对称，故在后续处理中还需要进行并行抽取，去掉冗余频率成份。

信道化实现原理如图1[8]所示。

图1 信道化原理图

图1中，输入实信号首先被调制而搬到零中频，然后采用低通滤波的方式滤除多余频率，最后将数据率降低M倍，从而产生第k个信道的通路信号。这个系统中的滤波器h(n)决定了每一个通路的带宽和频率响应，被称为分析滤波器。通路信号可表示为：

(1)

式中：k=0,1,…,K-1，k为信道化后的信道号，K为总的信道数；M为抽取倍数；N为滤波器阶数。

K个信道中，频率呈对称分布。这需要根据采样率与带宽的关系，去掉一半多余的频率成份，即最终实信道化后的信道数为K/2。

工程实现时，多采用基于均匀离散傅里叶变换(DFT)滤波器组的多相滤波结构。令a=N-1-(rK+ρ)，可得多相结构表达式：

(2)

上式实现框图如图 2所示。

图2 基于均匀DFT滤波器组的实信道化多相结构

2 工程实现

2.1 多相滤波

(3)

2.2 实数FFT

根据式(2)，加窗后，将每K点合为一组，做K点DFT处理。实数数据的K点DFT可得到复数输出。FPGA内的FFT核为复数输入，做实数FFT时需做一定的预处理。

假设一2N点实序列x(n)，按奇偶分解为2个N点实序列x1(n),x2(n)，其中：

(4)

将x1(n),x2(n)构成N点复序列：

y(n)=x1(n)+jx2(n)

(5)

通过N点FFT运算可以得到：

Y(k)=DFT[y(n)]=

DFT[x1(n)]+jDFT[x2(n)]=

X1(k)+jX2(k)

(6)

根据对称性质，N为偶数情况，令Y(N)=Y(0)，则：

(7)

式中：k=0,1,…,N-1。

又有：

(8)

或：

(9)

结合式(5)～(9)可以用N点复FFT实现2N点实数FFT。

2.3 二维实数FFT

现代侦察系统要求做实时或准实时的处理，故信道化皆采用流水结构。对于高输入数据率，数据采用多路并行输入。多相滤波后，若直接做K点FFT，则数据需要经缓存，做并串转换后串行输入到FFT核中。若K与输入路数T呈整数倍关系，则可以将一维FFT分解为二维FFT实现。此时省去了数据缓存及繁琐的并串转换，调用的FFT核点数更少，可节约部分硬件资源。

长度为N的有限长序列x(n)的DFT为：

(10)

令N=N1N2，将x(n)分解为N2个长度为N1的序列，令n和k的序号映射定义为：

(11)

则N点FFT可以表示为：

X(k)=X(k1+N1k2)=

(12)

可见，N点FFT被转换为2个N1和N2点的一维FFT先后完成。

结合2.2节中N点复FFT可以实现2N点实数FFT，信道化时K/2点复FFT即可实现K点实FFT。为了方便调用IP核，一般K/2，T以及K/(2T)为2的幂次方最佳。

3 仿真分析

在Matlab中仿真上述工程实现方法，仿真条件为：输入单点频实信号，实采样率2 400 MHz,中心频率193 MHz，脉宽10 μs，信噪比30 dB。采用128通道实信道化，每个通道带宽18.75 MHz。原型滤波器为1 024阶时主副比约为70 dB。根据算法分析和信号频率，实信道化后，信号应该出现在第11和第12信道。同时，实信号的对称频谱，容易折叠到各个信道中来。其实数信道化仿真结果如图3～图5所示。

图3 实数信道化输出信号频域

图3为所有信道输出信号频谱图，图4、图5分别为第11、12信道输出信号频谱图。从图3～图5可以看出，第11、12信道检测到了信号频率，与分析一致，验证了基于二维实FFT的实数信道化方法的正确性。同时，如图 4和图 5所示，第11信道和第12信道已经看不出折叠进来的负频分量，这是因为原型滤波器的主副比高达70 dB，已经将折叠到相应滤波器的正、负频率分量抑制到噪声功率以下。可以看出，这种情况对后端检测和参数测量不会造成任何影响。

图4 第11信道输出信号频谱

图5 第12信道输出信号频谱

仿真结果表明，滤波器阶数越大，带外抑制越好。对于复数信道化，由于复信号只有一个正频率，故当滤波器主副比较小时，除主信道及其相邻一个信道外，各个信道会出现一个折叠进来的频率分量。而对于实数信道化，实信号的正负频率分量都会折叠到各个带通滤波器内，当滤波器的主副比较小时，每个信道都会出现2个频率分量。这将严重影响后端信号检测与参数测量的正确性。所以在设计滤波器时，需要考虑足够的滤波器阶数。工程实现时，滤波器阶数的选择需要综合考虑动态范围、输出信噪比、检测信噪比以及硬件资源使用量。

4 结束语

本文从节约硬件资源的角度出发，通过对实数信道化的算法分析，得出实数信道化的硬件实现方法。分布式算法可节约大量乘法器资源，而采用复数FFT IP核实现二维实数FFT，节约资源的同时使得流水处理更为简洁。可以看出，本文提出的实数信道化方法是工程实现的可行方法。此外，工程实现时，还需要综合考虑选择合理的滤波器阶数，以满足硬件资源与系统指标的要求。