基于负载牵引的S波段130 W硅LDMOS功率放大器研制

鞠久贵，成爱强

（中国电子科技集团公司第五十五研究所，南京 210016）

1 引言

近年来，随着GaN HEMT技术的进步，大功率、高效率GaN功率放大器被研发出来，正逐步替代LDMOS器件。但是GaN器件在成熟度和性价比方面与LDMOS器件相比还有一定差距，LDMOS器件因其在低频段具有高增益、大输出功率、高性价比和高可靠性等特点，仍被广泛应用在导弹、雷达、通信等领域[1-3]。

国外对LDMOS器件的研究较早，很多公司如Freescale、NXP、Infineon等均拥有成熟的LDMOS生产线，且产品体系完善，比如在S波段已具有426 W大功率输出功率管。国内关于LDMOS的研究虽起步较晚，但也取得了很大的发展，在P、L波段也已形成系列化的产品，包括P波段450 W LDMOS器件[4]、1.2～1.4 GHz 600 W LDMOS器件[5]等。受限于国内LDMOS芯片工艺平台水平，S波段产品研制的报道并不多。本文基于南京电子器件研究所152.4 mm（6英寸）LDMOS技术平台研制的高频、高增益管芯，采用双胞LDMOS管芯设计了一款2.7～3.1 GHz 130 W大功率高效功率放大器；对管芯进行了优化设计，利用负载牵引系统进行管芯参数提取，设计了预匹配及外匹配电路，从而完成高频LDMOS功率器件的研制。

2 LDMOS管芯设计

2.1 LDMOS芯片特性

LDMOS作为射频微波器件，其工作原理是在输入端施加激励电压信号Vg以控制器件的导通状态，在输出端获得一个受输入信号影响的放大电流信号从而获得需要的输出功率。表征其微波特性的主要指标是功率、效率、增益及可靠性，LDMOS芯片的等效电路模型如图1所示[6-7]。

图1 LDMOS芯片等效电路模型

通过研究发现，LDMOS管芯的输出功率主要与器件的工作电压、芯片总栅宽、芯片的导通电压相关；增益主要由管芯的输入电容Cgs、输出电容Cds、反馈电容Cgd、跨导以及栅电阻Rg等决定；芯片的效率主要与源漏导通电阻和寄生电容相关；芯片的可靠性主要表现为抗失配能力和抗静电能力，抗失配能力主要涉及场板及漂移区设计，抗静电能力需要进行防静电设计。

2.2 芯片选择

通过设计软件初步计算可知，S波段、32 V工作电压下，芯片的单位栅宽功率密度约为1.2 W/mm，为实现130 W的输出功率，考虑到合成损耗、匹配损耗等因素，将芯片总栅宽设计为120 mm。但考虑到单个管芯栅宽越大，工艺研制难度越大，一致性难以控制，且阻抗过低会加大电路设计难度，故选用双胞60 mm栅宽管芯合成结构，该芯片的尺寸为5000μm×1540μm，单指长度为480μm。

3 匹配电路设计与实现

3.1 管芯阻抗提取

管芯和功率管的阻抗提取及微波性能评估通常采用负载牵引的方法，但对于大功率管芯和功率管，实部阻抗通常很小，50Ω牵引测试系统的阻抗覆盖范围有限，无法准确测试其最佳匹配阻抗。利用切比雪夫变换电路设计了5Ω及10Ω两套负载牵引夹具[9-10]，选择合理的介质板材使得阻抗变换线的尺寸与被测件的端口尺寸保持对应，以尽量减小阻抗变换过程中的误差。为了精确获得被测件的特征阻抗，针对测试频率设计了TRL校准套件，对负载牵引夹具进行去嵌处理。

最终利用5Ω负载牵引夹具对60 mm管芯进行大功率负载牵引测试，管芯的输出功率Pout、漏极效率（Eff）、增益（Gain）随输入功率Pin的变化情况如图2所示，在频率为3.1 GHz、漏极电压为32 V、静态电流为100 mA、脉宽为100μs、占空比为10%且为最佳效率匹配时，管芯的输出功率为48.42 dBm，漏极效率为49.46%，增益为12.85 dB，此时管芯的输入阻抗为0.6-j0.5，输出阻抗为0.9+j0.9。

图2 输出功率、漏极效率、增益的变化曲线

3.2 内匹配设计

由于管芯阻抗较小且需要两胞并联，直接使用外匹配设计较难实现较好的宽带性能，为方便匹配，需对器件进行预匹配设计，输入预匹配电路通常采用低通网络来实现，为保证带宽，选用了两级L-C-L的T型网络结构，为减小匹配结构尺寸，三级电感均采用直径50μm的金丝电感等效，两级电容均采用MOS电容实现。输出预匹配电路采用金丝等效谐振电感与器件输出电容谐振的方式实现，输出谐振一般调谐在频带的低端。通过参数提取得到器件所使用管壳的输出端电容为3.46 pF，为了进一步降低输出阻抗虚部，提升输出带宽，在输出端添加一级小电容增加匹配，器件的完整内匹配原理图及结构图如图3所示。

图3 器件内匹配原理与结构

预匹配设计完成后利用10Ω负载牵引夹具对预匹配电路进行了测试及调试，测试条件为：脉宽100μs，占空比10%，漏极电压32 V，静态电流100 mA。最终测试得到2.7～3.1 GHz频带的P1dB压缩点的最佳性能和输入、输出阻抗值如表1所示。

表1 预匹配后器件性能

可以看出，经过预匹配设计后，器件的输入输出阻抗均得到了较大提升，而器件的增益、P1dB压缩点的最佳性能稍有下降，属于匹配合理损耗，预匹配设计满足设计需求。

3.3 外匹配电路设计

器件的外匹配电路设计采用器件的负载牵引阻抗结果，为实现全带匹配，输入输出阻抗Z为50Ω，选择高频率点3.1 GHz的阻抗进行匹配，同时为提升匹配效率，输出阻抗点选择在接近效率点的位置。在S波段，外匹配电路通常使用串联阶跃阻抗变化的微带电路实现，介质板材料选用Rogers 6006，介电常数Er为6.15，厚度H为0.64 mm。首先通过ADS仿真软件进行了输入输出匹配电路的仿真设计，图4为输入匹配电路的ADS原理图及仿真结果，仿真时利用参数优化控件对电路进行优化设计，输入设置的优化变量为输入驻波S(1,1)，优化目标为S(1,1)≤-15 dB。图5为输出匹配电路的ADS原理图及仿真结果，输出设置的优化变量为插入损耗S(2,1)，优化目标为S(2,1)≥0.05 dB。仿真完成后生成了电路版图，并添加偏置电路进行进一步优化，最终完成了外匹配电路版图的设计。

图4 输入匹配电路ADS原理及仿真结果

图5 输出匹配电路ADS原理及仿真结果

4 测试结果

完成版图加工后，对器件及电路进行了微波测试调试，调试过程中对测试电路进行了微调，图6为最终完成的器件及外匹配测试电路实物。在2.7～3.1 GHz频率范围、漏极电压为32 V、工作脉宽为100μs、占空比为10%的条件下，全带内单管输出功率达到130 W，增益达到了12.5 dB，漏极效率大于46%，功率管测试结果如图7所示。对比表1中的负载牵引性能，电路测试结果略有下降，此为点频性能到宽带匹配的合理损耗。

图6 器件及测试电路实物

图7 全带内输出功率、增益、漏极效率测试曲线

最后，利用红外热像仪对器件工作时的瞬态结温进行了测试，结果如图8所示，在保证壳温为70℃的情况下，实测结温最高为92℃，计算得出放大器瞬态热阻约为0.15 K/W，远低于器件可承受的最高工作结温，热设计满足要求。利用抗失配器对器件进行了全带内5∶1抗失配试验，器件未出现损坏，验证了器件在工程应用中的稳健性。

图8 射频瞬态结温

5 结论

基于南京电子器件研究所6英寸LDMOS技术平台开发的60 mm功率管芯，利用大功率负载牵引平台进行了匹配结构的设计和优化。在2.7～3.1 GHz工作频率、32 V工作电压、100μs脉宽、10%占空比、7 W输入功率的条件下，可实现输出功率大于130 W，增益大于12.5 dB，漏极效率大于46%，为LDMOS在S波段大功率放大器的应用和设计提供了一种良好的可行性方案。