一种多通道数字接收机的设计与测试方法

史 磊, 晏怀斌, 于骏申

(上海船舶电子设备研究所,上海 201108)

伴随着单片微波集成电路、微组装技术、A/D采样电路、大规模可编程逻辑电路、多通道数字接收技术的快速发展,数字接收机几乎已经可以完全取代模拟接收机,成为当前接收机技术发展的主要方向。近年来,国内相控阵雷达技术的发展也是日新月异,尤其是数字阵列技术的日益成熟,多通道接收机对通道间特性,例如通道隔离度、多通道幅相特性和多通道同步等都有着严格的要求[1]。现代通信技术的快速发展对接收机性能提出了更高的要求,除了要求接收天线具有很宽的带宽、接收机具有很高的数据传输速率外,还要求接收机拥有同时处理多路信号的能力。多通道信道化数字接收机具有高精度、高灵活性、大动态范围和小尺寸等优良特性,并且能够同时处理多路信号,是当前无线电通信领域的一个研究热点,其基本的思想是通过模数转换器(Analog-to-Digital Converter,ADC),将接收到的信号数字化,以便后续能够通过数字信号处理技术实现变频、滤波等一系列操作,进而形成一个通用开放可编程的平台[2]。接收机是通信测控系统中的重要组成部分,其性能的优劣直接影响整个系统的数据通信质量。传统的接收机多采用模拟方法实现,受限于模拟器件的发展趋势,信号中频率、相位等决定系统性能的精细信息不易捕获。随着现代电子技术的快速发展,诸如功能强大的高速数字信号处理器(DSP、FPGA)、宽带低噪声放大器及高速A/D转换器等都为发展高性能接收机提供了技术支撑。数字接收机就是基于现有数字器件发展基础之上,采用更为灵活、针对性更强的信号处理方法,从转换输出的数字化数据中提取更多匹配算法的信息,鉴于数字化数据的非易失性,结合数字存储技术,许多针对特定信号处理算法的有效数据(例如信号测向估计、信号分类识别、谱估计等现代信号处理算法)均可在已获取的数据中开展进一步的分析和处理。此外,数字接收机使得测控系统具备功能扩展的特性,在不改变可编程逻辑器件的情况下,仅须依据系统的特定功能性能参数在可编程数字器件中更改软件或逻辑,就可完成对物理量的分析识别、特征提取和参数测量。本文设计的一种基于可编程逻辑器件和宽带低噪声放大器的多通道数字接收机是针对某型测控系统特定功能性能,对多通道传感器信号开展信号调理、数据采集及针对特定算法的数据预处理仿真和实现,给出的实际测试结果满足某型测控系统的需求。

1 设计概述

数字接收机接收到的目标回波信号强度较弱,频率分布范围较宽,容易受到各种噪声干扰,目前数字接收机的设计都朝着低噪声、高灵敏度、大动态范围、模块化设计和采用数字增益控制的方向发展[3]。在目前的通信侦察中,对侦查距离提出了越来越高的要求,在远距离侦查中接收端实际接收到的信号已经十分微弱,此时环境噪声和仪器底噪都将对接收信号造成很大的影响,侦察设备需要在这种情况下将远端的微弱信号从噪声中提取出来,并对其进行识别。以上这些都对识别设备的灵敏度和抗噪能力都提出了新的要求。在输入信号未知、侦查距离动态变化的复杂环境下,利用自动增益控制技术消除接收距离带来的信号能量动态变化的影响,将接收信号控制在一定范围之内。之后通过载波估计技术,去除接收信号的频偏。经过位同步技术同步收发时钟,最后通过载波同步跟踪剩余频偏,解调出基带信号[4]。本文设计的一种数字接收机是将多通道传感器信号经信号调理和高速数据采集后,转换成数字信号,并完成正交解调和低通滤波等预处理,通过千兆以太网络接口上传数字化数据至系统专用信号处理平台。该型数字接收机主要由1块接收电源模块、6块信号调理模块、1块信号采集预处理模块和相关母联接口组成,如图1所示。

图1 某型系统数字接收机硬件设计框图

该型数字接收机完成对96路传感器接收的信号滤波、放大、增益控制、A/D转换、正交解调和数字滤波等,并将转换后的数据与传感器信号一起编码传输,通过光纤送至系统专用信号处理平台。所有板卡插在带有接插件的母联接口实现板间连接、供电和通信。信号调理模块由96通道传感器信号接收电路组成,传感器输出的信号,通过前置放大器、带通滤波器、可变增益放大器、时间可变增益(Time Variable Gain,TVG)模块、后置放大器电路处理后送至采集传输预处理模块。采集传输预处理模块是该型数字接收机的核心,不仅控制着信号采集时序和采集之后的数据传输,还负责提供满足后续专用算法的正交解调、低通滤波和快速傅里叶变换(Fast Fourier Transform,FFT)等数据预处理功能,并将最终预处理数据通过千兆以太网上传,由于采用了多信道并行处理的方式,显著地增加了单台数字接收机的信息处理容量。而正交解调、低通滤波和离散时间傅里叶变换处理等工作都在FPGA中完成,显著地降低了接收机的硬件复杂程度,提高了信号的实时处理能力和信号的截获概率。为了提高设计的质量,合理设计各种参数,系统在前期论证的时候采用了大量的理论仿真,最终确定了系统对输入中频信号的算法处理流程和具体的参数[5]。

2 设计方案

数字接收机主要由信号调理模块、信号采集预处理模块和接收电源模块等部分组成。信号调理模块利用电压正反馈的设计思路,利用级联设计法,设计八阶巴特沃斯低通滤波器。该电路选用AD8032为电路中运算放大器的芯片型号,将其与交流电压源、电阻、电容相连形成一个二阶低通滤波器。串联个二阶低通滤波器形成八阶巴特沃斯低通滤波器[6]。基于宽带低噪声放大器的工作特性,搭配96通道传感器信号,完成对信号采集的前置、后置放大和增益控制等功能;信号采集预处理模块主要基于Xilinx公司Virtex-5系列FPGA芯片作为主控芯片开展设计,其内置有用于构建大型阵列的FIFO逻辑,逻辑单元多达330000个[7],用于控制A/D转换器完成信号采集的时序控制、正交解调和低通滤波等数据预处理功能。此外,数模混合集成电路将高性能模拟单元和专用数字逻辑控制单元集成在单个芯片上,具有集成度高、面积小和功耗小的优点。但是,如果在应用时电源端没有放置合适的滤波电容,可能会导致电源线上存在谐振引入的纹波干扰,进而影响电路性能,甚至造成整体功能异常[8],故接收电源模块按照96路传感器接收通道所须功率和纹波噪声精度要求,为保证数字接收机长期稳定工作,对模拟和数字供电电源均做近似对半降额处理,采用DC/DC模块完成接收机的高压直流电与低压直流电的转换和隔离。

2.1 信号调理模块

对于高速数据采集系统前端的模拟信号调理电路,将传感器的输出信号转换为数据采集系统可处理的信号,实现信号过压保护、幅度的粗细调节、阻抗匹配、偏置电压调节、共模电压产生、单端转差分和抗混叠滤波等功能[9]。本文的信号调理模块采用分级设计,输入级采用宽带低噪声差分放大器,保证某系统输入灵敏度0.5 μV的要求。第2级采用电压控制型增益控制电路,增益控制范围满足某系统-40～32 dB的要求,其后为一级放大,用以消除增益控制芯片和滤波器芯片直连带来的相互影响,同时引入通道自检信号,带通滤波采用Butterworth滤波器,虽然阻带衰减带比较宽,但其带内起伏小、相移小,最后一级为后置放大和射随器,用以解决与A/D转换器的输入阻抗匹配问题。信号处理模块通过增益曲线控制信号调理模块中增益补偿电路,补偿某系统测距距离损失,完成系统增益实时控制功能。信号调理模块原理框图如图2所示。

图2 信号调理模块原理框图

接收机中广泛采用自动增益控制电路,可以实现在输入电平动态变化时输出电平稳定,输入电平大时降低增益,输入电平小时提高增益[10]。为保证某型测控系统被测目标强度信息从近到远均匀,以及量程范围内目标回波都能被A/D转换器采集获取,系统采用归一化放大,即采用压控增益放大器控制接收机电路的增益。控制芯片采用TI公司的宽带连续可变的电压控制增益放大器VCA810AID,带宽为25 MHz,增益的可调范围为-40～40 dB,控制信号从-2～0 V,基本成线性规律。同时,此芯片误差小,一致性能很好地满足数字接收机多通道幅度和相位一致性的要求。VCA810AID的功耗相对较大,为了控制系统功耗,设计中在系统空闲状态或数据处理期间,控制电压始终处于低电压状态,减小VCA810AID的电流消耗,进而降低能耗。

由于多通道数字接收机需要保证相位一致性和通带内幅度起伏的要求,若接收机各通道的相频特性不好或各通道之间的相位一致性差,会直接影响到系统的精度[11]。中频噪声发生器的信号通带内平坦度和截止频率指标将会影响被测量的测量准确度,设计思路是采取模拟滤波加数字滤波的方法[12]。综合考虑后,该型数字接收机信号调理模块选用模拟带通滤波器实现信号滤波功能,即采用Butterworth带通滤波器,通带内幅度平滑和相位一致性较好,阻带衰减略差,可通过提高其阶数来解决。带宽根据某型系统15 kHz要求,带通滤波器由4片四运放搭建而成8阶Buttorworth带通滤波器实现,设计采用凌特公司的LTC1562,其滤波特性如图3所示。

图3 LTC1562滤波特性

LTC1562主要特点是封装较小,功耗低,由4个二阶滤波模块组成,可构成八阶带通滤波器,数字接收机中的带通滤波器由LTC1562和一级运放组成,构成十阶Butterworth带通滤波器,以满足通带內频响特性的要求。

2.2 信号采集预处理模块

信号采集预处理模块主要分成数据采集和信号预处理2个功能。随着载波频率、信号带宽的提高,多通道系统对传输速率、数据处理能力的要求越来越高。由于高速信号同步采集困难,通道间相位一致性差、数据无法对齐,多通道数据采集技术显得尤为重要。FPGA以并行的计算方式,可以实现多路数据并行处理,又有着逻辑资源丰富、电平接口齐全等特点。基于FPGA的优势特征,设计了以FPGA为核心的高性能多通道高速数据同步采集设备[13]。本文设计的数据采集功能主要由96通道A/D电路组成,通过A/D时钟信号、转换使能信号、A/D状态信号、数据总线等进行控制和数据转换输出,A/D电路分为数字供电和模拟供电2个部分,相互之间要进行隔离处理,单点接地的设计原则保证将高速数字信号对模拟信号的干扰降至最低,A/D输入端采用RC低通滤波处理可有效降低高频干扰信号(如高频镜像干扰信号)的影响,将尽可能地增强模拟差分对的抗共模干扰效果,高速数字信号通信可保证高精度A/D转换结果无失真地传递至数字处理芯片中进行后续运算处理。该设计中A/D芯片选用ADI公司的AD7656-1。该芯片内集成了6个16位、快速、低功耗、主次逼近型A/D,内核采用4.5～5.5 V单电源供电,最高吞吐量可达250 kS/s,该芯片还内置低噪声宽带采样保持放大器,可处理最高8 MHz的接入频率。AD7656-1的转换过程与数据采集由CONVST信号和内部振荡器进行控制,3个CONVST引脚允许3对A/DC独立地进行同步采样,AD7656-1同时具有一个高速并行接口和一个高速串行接口,为器件与FPGA接口创造了条件。

信号预处理功能主要由高速FPGA完成,选用Xilinx公司的Virtex-5系列VSX50T芯片,采用串行流水线工作模式,对96通道数字信号进行时序控制。每通道传感器信号调理并采集后,首先经过正交解调,采用FPGA实现时,正交I/Q解调方式实现简单、实时性好,具有平滑功能,且占用FPGA资源少[14];其次,滤波器是数字信号处理系统和通信系统重要的组成部分,主要用来提取各个子带信号,为后续处理做准备。目前比较常见的为余弦调制滤波器、离散傅里叶变换调制滤波器和多相滤波器[15],本文采用离散傅里叶变换调制滤波器和多相滤波器构成的低通滤波器组;最后,输出包含实部与虚部的复包络信号,供后续系统专用信号处理算法使用。

设置某系统信号工作频率f0=80 kHz,采样率fs=400 kHz,带宽B=30 kHz,正交解调参数为cos(N·2·π·f0/fs),sin(N·2·π·f0/fs);低通滤波参数fs=400 kHz,fpass=15 kHz,fstop=30 kHz,Apass=1 dB,Astop=60 dB,阶数共54阶。利用MATLAB为该多通道数字接收机仿真产生峰峰值Vpp=2 V的线性调频(Linear Frequency Modulation,LFM)信号,如图4所示,该波形也将作为后续FPGA实现信号预处理功能测试时同一激励信号。

图4 LFM信号波形图

正交解调系数预先储存在2个只读存储器(ROM)中,使cos系数、sin系数和通道数据在实数乘法器中相乘,分别输出串行的I路和Q路数据。

FIR滤波器采用多通道工作方式,把MATLAB中设计的低通滤波器参数,得到的脉冲响应系数保存成文件,导入FIR核。通过低通滤波处理后,得到基带信号的实部和虚部数据,如图5所示。

图5 仿真输出的基带信号的实部和虚部数据

仿真输出的基带信号是为系统专用信号处理平台所需数据形式做准备,仿真生成的LFM信号即为模拟传感器信号形式,观测数字接收机采集转换的数据是否满足后续信号处理的需要。

3 测试结果及分析

为了验证某型测控系统中数字接收机的性能,对照该型测控系统的性能指标,在实验室条件下对数字接收机开展相关性能测试,主要包括固定增益、幅频响应、相位一致性,短路噪声和信号预处理效果等开展测试并给出实测效果。

3.1 幅频响应及相位一致性测试

信号源平台输入频率为100 kHz正弦信号,增益控制信号设置为0 dB,数字接收机正常工作,通过调试显控软件同步接收96路信号源产生的信号,通过MATLAB 分析所有通道幅频响应及相位一致性,如图6所示。

图6 96通道幅频响应及相位一直性测试框图

衰减器为自制,-40 dB衰减,各通道信号幅度均采用有效值测量,定义幅度dB=20lg(vrms),电压增益dB=20lg(vo/vi)。为满足某测控系统带宽和工作频率测试要求,设置信号调理模块输入电压峰峰值为300 mV,-40 dB衰减,TVG=0 dB,测试频点依次为:80,85,90,91,92,92.5,93,93.5,94,95,96,97,98,99,100,101,102,103,104,105,106,106.5,107,107.5,108,109,110,115,120(kHz)。数字接收机应能满足(92.5±1)～(107.5±1) kHz内3 dB起伏,带外衰减35 dB。96通道幅频响应测试结果如图7所示。

图7 96通道幅频响应测试结果

从图7可以看出,96通道接收到的信号均经过信号调理模块,其可将小信号放大到所需幅度,而其中的滤波器设计可滤去所须频带以外的干扰和噪声,本文阐述的某测控系统往往是多通道的,且大多需要专用的信号处理算法,对信号调理模块的频率响应要求很高,接收机满足放大倍数从最大值下降3 dB的频率宽度,且在通频带内起伏不超过3 dB,而通频带范围之外的噪声和干扰能被迅速有效地抑制。其测试结果表明,在带内92.5～107.5 kHz各通道满足3 dB起伏,带外衰减35 dB的系统技术要求。

同样的,数字接收机输入端加频率为100 kHz、信号调理模块输入信号参数设置为电压100 mVpp,40 dB衰减,增益控制信号为0 dB。数字接收机应能满足系统要求的96路接收相位差小于10°。96通道相位一致性测试结果如图8所示。

图8 96通道相位一致性测试结果

相位差为系统中心频率处各个通道之间的相位之差,以信号调理模块第1路信号的相位值作为基准,其他通道的相位减去基准相位得到标准差,以标准差来判断所有通道的相位一致性。相位一致性分析针对邻近的3个通道进行,即通过程序寻找到对准发射信号的通道序号N。此时,该通道对应的采集信号幅度最大,通过分析通道N与N-1,N与N+1之间的相位差,挑出存在相位差超过10°的通道,保证96通道的相位差满足某测控系统信号处理算法对所有通道相位差的技术要求,该测控系统才能拾取回波信号后满足单机性能。测试结果表明,数字接收机的96通道均满足接收相位差小于10°的技术要求。

3.2 短路噪声测试

为验证数字接收机的电路噪声和对外部噪声环境的适应水平,开展短路噪声测试。将所有通道短路,实验室条件下用MATLAB分析显控软件接收到的数据。需要考虑各通道的增益,以折算至输入端。设置增益控制信号为0 dB,输入端短路,数字接收机短路噪声测试框图如图9所示。

图9 数字接收机短路噪声测试框图

测试中定义:输入端短路噪声有效值=输出端噪声有效值/总的放大倍数;输入端短路噪声分贝值=20lg(输入端短路噪声有效值)。测试过程采用公式

短路噪声分贝值=10lg(功率)-固定增益-增益控制信号分贝数

来计算各通道短路噪声,数字接收机短路噪声测试结果如图10所示。

图10 数字接收机短路噪声测试结果

根据某测控系统设计方程,该测控系统的接收端的噪声主要包括环境噪声和自噪声。为了工程上处理简单,将环境噪声统认为是时间平稳空间各向同性的,尽管这些噪声的频谱分量都随频率的降低而增大,但在工程处理时,已将接收机工作带宽内的噪声认为具有“白”的谱特性;而自噪声主要来源电路设计的电噪声,根据设计方程对电噪声和环境噪声进行底噪声指标分配,根据某型测控系统指标,计算出的该数字接收机的短路噪声应小于-120 dB,需要对该数字接收机的电路噪声进行测试,即在输入端短路情况下测试该数字接收机的短路噪声。测试结果表明,该数字接收机的所有96通道的短路噪声水平均小于-120 dB,满足数字接收机指标要求。

3.3 固定增益测试

数字接收机的固定增益是为了满足某型测控系统对测距精度误差补偿的要求设置的性能指标,用于判断数字接收机是否可对不同距离上的信号强度进行同等补偿,本质上是数字接收机是否具备接收微弱信号的能力,即接收机输出信噪比相对于输入信噪比提高的倍数。输入噪声越小,固定增益越大,且接收机放大倍数越大,则在接收机输入端能够接收到的最小信号越小,在相同发射等级条件下,接收机固定增益越大的则测控系统的作用距离就越远。实验室测试时,信号源输入相应中心频率的单频等幅电报通信(Continuous Wave,CW)信号,设置不同的增益控制信号幅值,判断测量增益改变值是否和增益控制信号幅值一致,测试框图和幅频响应测试框图一致。

数字接收机输入端加频率为100 kHz、信号调理模块输入电压峰峰值为100 mV,衰减器设置-40 dB衰减,增益控制信号设置为0 dB,接收机应能满足96路接收固定增益为(66±1)dB。数字接收机固定增益测试结果如图11所示。

图11 数字接收机固定增益测试结果

3.4 信号预处理功能测试

数字接收机的信号预处理功能是在高速FPGA上实现,前期已通过MATLAB仿真产生LFM信号,并对通过正交解调、低通滤波预处理算法转换后的数据形式开展了仿真工作。根据数字接收机选用的ADC采集芯片的性能及工作模式,结合测控系统信号处理算法的需要,要求将ADC采集转换的数据由16 bit实信号经正交解调、低通滤波等预处理为复信号,需要在FPGA上实现具备该功能的正交解调和低通滤波功能。在信号采集预处理模块FPGA实现时,采用FPGA专用的IP运算核,将MATLAB产生的设计参数预置入IP运算核中,设置每路信号为峰峰值Vpp=2 V的LFM信号,量化为16位定点数,记作signal 16=signal.*32767,正交解调参数也量化为16位定点数,正交解调后,取高16位,同时,低通滤波参数也量化为16位定点数,低通滤波后,甩掉低14位,输出复包络信号实部,得到系统专用信号处理算法所需的基带信号实部和虚部数据形式,如图12所示。

图12 数字接收机转换的基带信号实部虚部测试结果(FPGA)

此外,通过FPGA自带的仿真调试软件,观察数字接收机所有通道数据转换后各通道的实部虚部值,得到部分通道测试结果,如图13所示。

图13 部分通道转换的基带信号实部虚部测试结果(FPGA)

测试结果表明,该型数字接收机所有96通道转换后的基带信号的实部虚部与MATLAB仿真结果一致,说明信号预处理满足某型测控系统中专用算法对信号数据格式的要求。

4 结束语

提出了一种多通道数字接收机的设计方法,并对某型测控系统中的数字接收机开展了相关性能指标测试,给出了实测结果。该方案已成功应用于某型测距设备,表明了该方案具备有效性和通用性。同时,针对其他测控系统而言,该方案可在不改动关键可编程逻辑器件的硬件基础之上,修改相关逻辑代码参数,开发针对性更强的算法逻辑,为特定功能的测控系统性能设计提供扎实的技术支撑和设计参考。