应用于星地时间同步中的匹配滤波器设计与实现

陈菲，胡永辉，武建锋，何在民，闫温合



应用于星地时间同步中的匹配滤波器设计与实现

陈菲1,2，胡永辉1,3,4，武建锋1,3,4，何在民1,3,4，闫温合1,3,4

（1. 中国科学院 国家授时中心，西安 710600；2. 中国科学院大学，北京 100049；3. 中国科学院 精密导航定位与定时技术重点实验室，西安 710600；4.中国科学院 时间频率基准重点实验室，西安 710600）

信号捕获是星地时间同步中的关键环节，采用折叠型匹配滤波器来实现信号的快速捕获。该滤波器主要是采用分段相关累加，同时在FPGA的基础上对该滤波器的功能进行了实现和在线测试。结果表明：该滤波器具有设计合理、结构灵活、节省资源、捕获快等优点，并已应用于实际的星地时间同步设备的工程实现中。

捕获；折叠匹配滤波器；FPGA；相关

0 引言

卫星导航系统是以时间测量为基础的实时导航定位系统，而时间精确测量又以站间、星地及星间时间同步为前提[1]。卫星依靠地面测控站发布的时间基准信号保持与地面时间的统一，卫星各项功能的正常运行，都建立在时间统一系统良好运行的基础上，而这种星地的时间统一必须依靠星地时间同步手段来完成。

实现星地时间同步的方法主要有单向法、双向法、激光法、倒定位法等方法[2]。本文主要讨论测距信号发射后，星地时间同步设备接收并对该信号进行基带处理的过程，主要包括信号的捕获、跟踪、位同步和帧同步等几个部分。扩频码的捕获是一个很关键的环节，只有当扩频码捕获完成后，系统才能进行扩频码的跟踪和数据解调。

一般情况下，扩频码捕获主要有两种方案：串行捕获和并行捕获[3]。串行捕获方法主要以滑动相关捕获为代表，其特点是原理简单，易于实现，但捕获时间很长，不宜用于长码捕获；并行捕获法是以匹配滤波器为代表，其具有相当高的捕获速度，易用于长码捕获。但是传统匹配滤波器相对来说结构繁琐、资源消耗大且捕获速度慢，因此，本文设计的匹配滤波器基于传统折叠匹配滤波器但进行了改进，提高了捕获速度又节省了资源。

1 匹配滤波器基本原理

匹配滤波器是用输入的数据和不同相位的本地扩频码做相关运算，以得到不同码相位的相关值。当输入的采样数据和本地的扩频码相位一致时，其相关值最大，即匹配滤波器输出的相关值越大，说明输入序列与所关心的码序列的相关性越好。

设匹配滤波器的输入为：

在0~时间间隔内，匹配滤波器的冲激响应是输入信号的时间反转[4]，即：

式（2）中，0≤≤。

匹配滤波器的输出为：

其中有用信号为：

。 （4）

2 改进型折叠匹配滤波器的设计

信号的精确跟踪是实现星地时间同步的前提，而精确跟踪是通过跟踪环路来实现的。为保证跟踪环路能够成功地跟踪卫星信号，接收机内部所复现的载波和伪码信号必须在一定程度上与接收信号吻合，也就是复现信号与接收信号之间的差异不能超出跟踪环路的牵入范围。为此，需要先对信号进行捕获（信号的捕获又称粗同步），主要是通过相关运算粗略地估算出可见卫星的载波频率和码相位。

卫星首先利用扩频码对所要播发的数据码进行扩频，再将扩频码与数据码的组合码通过BPSK机制对载波进行调制，最后经模数（A/D）转换器将模拟中频信号转变成数字中频信号，即图1数字下变频中的输入信号。

本文采用的扩频码码频为1.023 MHz，周期为1 ms，载波频率为5 MHz，系统时钟为62 MHz。输入的数字中频信号通过与本地复现的载波相乘后进行载波剥离，产生同相（）和正交相（）采样数据，简称数据。

图1 数字下变频

扩频码的频率相对于系统时钟来说比较低，且捕获阶段不需要太高精度，因此，可以对数据进行降采样。采用降采样也会为后续电路减轻负担。

在采样频率大于码基频的情况下，让数据与码折叠分时循环使用同一乘法器与加法器，以达到节省资源的目的。这种匹配滤波器就是所谓的折叠匹配滤波器[6]。降采样率选择的条件为：① 降采样后的频率大于码基频；② 折叠的数值为整数且大于1，为了节省资源，折叠数值越大越好；③ 折叠数值可以被62 000（62 MHz×1ms）整除等。经折衷考虑，本文采用16倍降采样。降采样过程可以实现降低运算量，即减少了运算时间，但是结构相对较复杂。

降采样后的数据频率为3.875 MHz，因此需要对扩频码进行上采样，以保证原始扩频码与降采样后的数据在一个扩频码周期内的点数相同。在一个3.875 MHz时钟周期内，对应了16个62 MHz时钟周期，其中第一个62 MHz时钟周期为高电平，其余15个62 MHz时钟周期为低电平。为了利用空闲时钟并节省累加器，新型折叠匹配滤波器将每15个扩频码组成一个子节，每5个子节组成一个单元（为便于后期做非相干），即共有52个单元，3 900个扩频码，图2为改进型折叠匹配滤波器整体分组情况。

图2 改进型折叠匹配滤波器结构图

改进后的折叠匹配滤波器良好工作的前提是正确存储15个扩频码（1位）和，支路的数据（4位）且按要求进行累加操作。其过程如下：

① 设置一个码寄存器（15位）和一个数据寄存器（15×4位），用来存储15个扩频码和15个数据；另外设置一个4位寄存器，用来存储相关过程产生的新数据；

② 当灌码标志置1后，两个寄存器分别开始灌码和数据，直到将3900个码和数据灌完，但是寄存器中分别只能存储15个码和数据；

③ 灌码结束后，在一个3.875MHz时钟周期内，当时钟脉冲为高电平时，码寄存器保持原值，数据寄存器存进一个新的数据，这样可以将数据和码错开，以便找到最大相关值；当时钟脉冲为低电平时，码和数据寄存器中的15个值均跟随系统时钟循环，每循环一个值，便通过判断条件得到新的数据并通过扩展之后进行累加操作（如果码为0，数据保持原值存储在寄存器中；反之，取该数据的负值存储），即一个3.875 MHz时钟周期内，得到15个新数据的累加值。图3为新型折叠匹配滤波器子节结构图。

图3 新型折叠匹配滤波器子节结构图

将5个如图3所示的子节并为一组，每个子节可得到一个8位的数据，则每个单元可得到11位的中间值。原理如图4和图5所示。

图4 5个子节的码寄存器结构图

图5 5个子节的数据寄存器结构图

如图5所示，将5个如图3所示的子节模块串起来后，每组都会产生一个8位的数据，再将其进行累加，会得到一个11位的累加结果。而最终的52组数据按照同样原理，每组的11位结果再累加，即分别得到，支路数据的相关结果，最后求出两支路结果的平方和，得到最终相关结果。

传统滑动相关是将数据和码分别存储在一个大容量的寄存器中，待灌码结束，逐位进行判断并累加，一个3.875 MHz周期只能进行一次判断，直到判断完所有的码相位才可得到最终相关值。而本文所采用的折叠型匹配滤波器，是将每15个数据和码循环放在一个寄存器中，通过一个累加器进行相应累加，节省了大量的寄存器和累加器，且本文所讲的折叠匹配滤波器采用并行累加，一个3.875 MHz周期处理15个数据，相对滑动相关而言，捕获速度有了大大的提升。

3 改进型折叠匹配滤波器的实现

本次设计的折叠匹配滤波器的工作过程是：在加电之后，首先将实现15个数据经判断之后累加的电路功能模块复制5次，然后将第一次输出的码和数据作为下一次输入的相应值，将5个寄存器串起来，形成一个5×15位和5×15×4位的寄存器。在这个模块实现之后，再将5个一组的模块复制52次，过程类似。将所有的寄存器串在一起后，开始灌码和数据。灌码结束后，根据运算结果，会在不同位置出现峰值，且每个峰值之间相差1 ms。

① 模块功能的Modelsim仿真

实现模块功能的过程是在Alter公司开发的Quartus II集成软件系统中完成的，最后在Modelsim仿真软件上进行了功能仿真。仿真结果如图6和图7所示。

图6 第一个峰值结果图

图7 第二个峰值结果图

由图6可看出，每个峰值之间的时间间距为1 000 000 000 ps，即1 ms。第一个峰值出现在第3个相位处，则表明此时的码和数据已经错开了2个3.875 MHz的时钟周期（也就是2个相位）了，因此通过滑动2次后得到最大相关值。如图8所示，接收端的码（图8中的o_Code_Early）和发送端的码（图8中的o_Code_Prompt）初始时错开了一个3.875 MHz时钟周期，也就是一个相位。而在开始灌码和数据的时候，数据和码也错开了1个相位，因此，第一个峰值出现在第3个相位处。

图8 接收端的码与发送端的码

② 模块功能的在线验证

在线验证功能的实现是在Alter Stratix II EP2S180开发板上基于Quartus II软件中的Signal Tap II（逻辑分析仪）完成的。结果如图9所示。

图9 在线测试结果图

由图9可看出，图9和图7的峰值情况一致，即仿真结果和在线测试结果相同。

4 结语

匹配滤波器在信号检测和通信系统的同步捕获等多种场合的使用中，都起着非常重要的作用[7]。本设计主要是通过16倍折叠匹配滤波器来实现的，在提高处理速度，节约FPGA资源的同时又不影响滤波器的性能。在线测试表明，此种折叠匹配滤波器实现方法简单，且节省了大量资源，可应用于星地时间同步中信号的捕获。

[1] 陈莉. 统一扩频测控体制下的星地时间同步技术研究[D]. 长沙: 国防科学技术大学, 2007.

[2] 李树洲. 卫星导航定位系统星地时间同步方法[J]. 无线电工程, 2002, 32(10): 60-63.

[3] FRANKS L E. Carrier and bit synchronization in data communication—a tutorial review[J]. IEEE Transaction Communication, 1980, 28(8): 1107-1120.

[4] 代敏, 禹思敏, 罗玉玲. 匹配滤波器同步捕获技术FPGA设计[J]. 通信技术, 2010, 43(2): 13-16.

[5] 周奕. 匹配滤波器的多相实现[J]. 电路与系统学报, 2005, 10(3): 132-135.

[6] 余建宇. 基于FPGA的扩频接收机中数字匹配滤波器的设计[J]. 火控雷达技术, 2009, 38(3): 30-33.

[7] 谢钢. GPS原理与接收机设计[M]. 北京: 电子工业出版社, 2014.

Design and implementation of a matched filter applied to time synchronization between satellite and Earth

CHEN Fei1,2, HU Yong-hui1,3,4, WU Jian-feng1,3,4, HE Zai-min1,3,4, YAN Wen-he1,3,4

(1. National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China;2. University of Chinese Academy of Sciences, Beijing 100049, China;3. Key Laboratory of Precision Navigation and Timing Technology, National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China；4. Key Laboratory of Time and Frequency Primary Standards, National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China)

The signal acquisition isakey link in the time synchronization between satellite and Earth. In this paper, a folded matched filter is adopted to realize the fast acquisition of the signal, and this designed filter adopts the segmented correlation accumulation method and has been realized and tested on the basis of FPGA. The results show that the filter has some advantagessuch as reasonable design, flexible structure, saving of resources and fast acquisition. This filterhas been applied to the practical engineering of the time synchronization between satellite and Earth equipment.

acquisition; folded matched filter; FPGA;correlation

TN713+.6

A

1674-0637(2016)04-0274-08

10.13875/j.issn.1674-0637.2016-04-0274-08

2016-08-18

中国科学院“西部之光”人才培养计划资助项目（2013YB06）

陈菲，女，硕士，主要从事基带处理类关键技术研究。