基于J750EX测试系统的大容量NOR型FLASH测试方法

2017-09-21 08:59季伟伟倪晓东张凯虹杜元勋
电子与封装 2017年9期
关键词:存储单元存储器器件

季伟伟,倪晓东,张凯虹,杜元勋

(中国电子科技集团公司第五十八研究所,江苏无锡214035)

基于J750EX测试系统的大容量NOR型FLASH测试方法

季伟伟,倪晓东,张凯虹,杜元勋

(中国电子科技集团公司第五十八研究所,江苏无锡214035)

NOR型FLASH存储器因其技术显著的高可靠性、能长久存储代码数据的非易失性(Non-Volatile)特点,在关注可靠性胜过性价比的军工和航空航天领域应用十分广泛。但由于此类器件在线编程及擦除操作较繁琐,从而使得利用自动测试系统对其进行测试具有较高难度。因此,探索NOR型FLASH存储器的测试技术,并开发此类器件的测试平台具有十分重要的意义。首先以MICRON公司的PC28F00AM29EW为例,介绍了NOR型FLASH存储器的基本工作原理,接着详细阐述了一种采用J750EX测试系统的DSIO模块结合FLASH分块操作的测试方法,从而能够更简便、高效地对NOR型FLASH存储器的功能进行评价。

NOR型FLASH;DSIO;J750EX

1 概述

FLASH(FLASH Memory,闪存)作为在ROM、EPROM、EEPROM等几种非易失性存储器技术基础上发展而来的新型存储技术,集非易失性存储器的特点,为目前非易失性半导体存储器的主流。与EPROM相比,FLASH具有不需要特殊的高电压、系统电可擦除和可重复编程等优势;与EEPROM相比,具有成本低、密度大的特点。随着技术的发展,NOR型FLASH具备芯片内执行(XIP,eXecute In Place)性能等带给系统启动速度快和低功耗的特点,在大容量数据代码存储方面占有重要地位。同时,XIP的特性决定其无法直接对地址单元进行读写操作,随写随读,这使得对于此类大容量器件的测试具有一定难度。本文介绍了基于Teradyne公司J750EX测试系统的DSIO模块来实现对NOR型FLASH性能评价的测试方案。

2 PC28F00AM29EW基本工作原理

FLASH在基本存储结构上都是大致一样的,但是整个内存架构的组织不尽相同,而且在存储单元的控制上也有相当大的区别。NOR型FLASH的结构为每个Bit行下的基本存储单元并联,当某个Word行被选中后便可实现位读取,且具有较高的读取速率。这种并联结构决定了金属导线占用很大的面积,因此NOR FLASH的存储密度较低,适用于code-storage(码存储);同时这种并联结构决定了NOR型FLASH具有存储单元可独立寻址且读取效率高的特性,因此可以直接在NOR中运行(即具有RAM的特性)。本文以MICRON公司的PC28F00AM29EW为例,简要介绍NOR型FLASH的基本工作原理,原理框图如图1所示。

图1 PC28F00AM29EW原理框图

2.1 PC28F00AM29EW的引脚定义

PC28F00AM29EW(1+1)Gb FLASH为双die堆叠2Gb FLASH,根据A26地址位选择上下die(A26=1选中Upper die,A26=0选中Lower die),采用64 Pin BGA封装,引脚示意图如图2所示。电路各个引脚定义如下(下列管脚名称中,标有“#”标记的表示在低电平下有效)。

(1)A[MAX:0]:地址输入引脚,当执行READ/ WRITE命令时,通过发送对应指令来选择对应的基本存储单元。

(2)CE#:片选输入信号,低电平有效。只有当片选信号有效后,FLASH才能进行正常读写功能。若为高,输出数据为高阻态,电路进入待机状态。

(3)OE#:输出使能输入信号,控制总线读操作。

(4)WE#:写使能输入信号,控制总线指令界面的写操作。

(5)BYTE#:数据位选择输入信号,当为低时电路有效数据位为8位,为高时电路有效数据位为16位。

(6)RST#:复位输入信号,使电路恢复初始状态。

(7)DQ[14:0]:数据输入输出信号。

(8)DQ15/A-1:数据输入输出位或地址位。当电路工作在16位总线模式,为数据输入输出位,当电路工作在8位总线模式,为地址位的最低有效位。

(9)VCC:电源电压,为读、写、编程、擦除等操作提供电源。

(10)VCCQ:输入输出脚电源电压,为输入输出引脚供电。

(11)VSS:地脚。

(12)RFU:空引脚。

图2 PC28F00AM29EW引脚定义

2.2 PC28F00AM29EW的工作过程

电路在执行相应编程、擦除、读取等命令序列前,需要先查空(BLANK CHECK)芯片,确认空芯片后初始化内置编程、擦除、读取算法,此内置算法执行电子操作之前可自动预处理,并校验存储单元页面。芯片在执行编程、擦除及读取等操作前需要写入不同总线周期的指令定义(如表1所示)。芯片的总线操作方法、输入和控制信号的电平要求及产生的输出见表2。

当观测到RY/BY#脚或DQ7(数据表决)和DQ6(绑定)状态位发生变化即编程或擦除周期完成后,芯片即可读取存储阵列中的数据或是接受其他命令。数据表决算法流程如图3所示。

表1 指令定义

表2 总线操作

图3 数据表决算法流程

3 PC28F00AM29EW测试方案

结合以上PC28F00AM29EW大容量器件的基本原理、内存情况可知,在对器件执行编程、擦除等操作时,需要在每个地址单元中写入特定总线周期的指令,这大大超出了测试系统所能达到的最大矢量深度,使得测试器件的过程变得异常繁复。因此,我们选用Teradyne(泰瑞达)公司的J750EX测试系统中的DSIO模块来解决大容量存储器深度矢量的问题。

3.1 J750EX测试系统DSIO模块简介

DSIO是数字信号输入/输出(Digital Signal Input/Output)模块的简称,此模块可以用于数字信号的发送(source)、抓取(capture)及分析(analyze)等操作,是J750EX测试系统中十分重要的一个组件。该模块的应用方法十分灵活,包括输入高速数字波形、动态写入数字数据、发送独立存在于数字测试矢量中的数据以及对上述各类数据进行抓取操作。本文对PC28F00AM29EW的测试就采用了DSIO可以独立于测试矢量、对个别管脚单独发送所需的数字数据这一功能。

3.2 PC28F00AM29EW的测试方案设计

3.2.1 功能测试

针对FLASH等存储单元的各类故障案例,都有对应的多种算法进行测试,来保证FLASH等存储器件的性能正常。但不论哪种算法,对于大容量存储器来说,测试矢量的长度也会随其容量的增加而递增,相应的测试时间也随之变长。以PC28F00AM 29EW为例,器件工作在8位数据位模式,地址位数为28位(A26,A25…A0,A-1),如采用较为简单的全0/全1算法,遍历其全部存储单元仍需要约228=268435456(约260M,超出测试机最大矢量深度16 M)个以上的周期(还需包括控制指令占用的时间,深度又需扩大三四倍甚至更多,达到Gb级别),测试矢量的编写相当繁杂。另外,J750EX测试系统的DSIO模块一次最大可遍历存储单元周期数为223=8388608,不足以遍历PC28F00AM29EW电路中的所有存储单元,本文采取分块操作结合DSIO模块的测试方法能够很好地解决这个问题。PC28F00AM29EW块分区如表3所示,具体测试步骤如下。

表3 芯片块分区

(1)按照DSIO模块所在的测试系统digital board位置,结合器件速率、工作电流、抗干扰等相关因素绘制PC28F00AM29EW的测试DUT板。

(2)按照J750EX测试系统的编程方法,完成对PC28F00AM29EW的PIN脚定义,系统通道定义,PIN LEVELS、TIME SETS、TEST INSTANCE及FLOW TABLE等的设置;编写测试矢量,定义A26~A-1脚为DSIO的数据发送端(source,digsrc),在pattern中用微控制指令“send”设置数据传送的触发点。

结合实际测试情况,将PC28F00AM29EW的BLOCK按照表4的方式重新划分为1024×2(die)个块,每个块大小为223bit,并对应不同BLOCK中地址位编程读写相应的数据。由于利用DSIO结合VBT一次运行PATTERN的最大时间为500×223ns,单个BLOCK运行时间为100×223ns,考虑到测试周期为100 ns及测试效率,确定芯片测试的PATTERN一次运行5个BLOCK。为了实现对PC28F00AM29EW电路所有存储单元读写擦除操作的全覆盖测试,同时考虑到电路为双die堆叠FLASH,本文测试了8个PATTERN共34个BLOCK,解决了存储单元不够的问题,大大降低了传统测试中每个存储单元需手动生成的工作量,提高测试覆盖率的同时提高了工作效率。

表4 芯片块新分区及对应数据

(3)除了对器件进行基本的测试编程操作外,我们还需采用J750EX系统的VBT编程模式,在VB环境中调用测试系统资源,为PC28F00AM29EW施加相应的VCC、VCCQ电压、输入电平等,载入PATTERN,然后控制DSIO向A26~A-1共28个地址位发送特定算法生成的数据。VBT测试程序的代码如图4所示。

(4)判别PATTERN的PASS/FAIL,从而对该项功能测试正确与否做出判定。

图4 VBT测试代码

3.2.2 参数测试

NOR型FLASH的测试主要考察的是编程、读写、擦除等功能方面的测试,而参数测试与普通类器件的测试过程类似,这里不再赘述。

4 结束语

对NOR型FLASH的性能进行评价一直都较繁复,不仅要通过各种指令实现读写擦除,更要考量如何能简单、便捷地开展此类器件的测试评价工作,缩短测试开发周期,降低测试成本。本文以Micron公司的PC28F00AM29EW为例,提出了一种基于Teradyne公司J750EX测试系统DSIO模块结合分块操作的测试方法,使得大容量FLASH的功能测试开发更为简便、迅捷,并在此基础上构建FLASH测试平台,实现大规模生产,以满足对FLASH应用日益增长的需求。

[1]Donald A Neamen.电子电路分析与设计:模拟电子技术[M].北京:清华大学出版社,2007.

[2]蓝长新.Flash Memory的研究和设计实现[D].上海:复旦大学,2007.

[3]Parallel NOR Flash Embedded Memory PC28F00AM29EW [P].Micron Technology,In.

The Investigation of Testing Method for the High-Capacity FLASH of NOR Type Based on the J750EX Measuring System

JI Weiwei,NI Xiaodong,ZHANG Kaihong,DU Yuanxun
(China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China)

As the technologyis remarkablyhigh reliability,and Non-Volatile that can store code data for a long time,flash memory of NOR type is widely used in the military field and aerospace industry where focusing on reliability over cost performance.However,as it's difficult for this device to program and erase online,which make it harder to test with the automatic test system.So it's of great significance to explore the testing technology of FLASH memory of NOR type,and develop the platform of such devices.Firstly,taking the PC28F00AM29EW(MICRON,Inc.)as an example,we introduce the basic working principle of NOR flash memory,and then expatiate detailedlyon the method of combining flash block operation with the DSIO module of J750EX system.Thus we can evaluate the function of flash memory of NOR type more conveniently and efficiently.

FLASHofNORtype;DSIO;J750EX

TN307

:A

:1681-1070(2017)09-0010-05

2017-5-22

季伟伟(1990—),男,江苏盐城人,硕士研究生,目前工作于中国电子科技集团公司第五十八研究所,主要从事集成电路测试工作。

猜你喜欢
存储单元存储器器件
一种28 nm工艺下抗单粒子翻转SRAM的12T存储单元设计
静态随机存储器在轨自检算法
浮点类型有效位数计算与应用分析
数据在计算机内存中的存储形式及实验验证
MiR-125a-5p is Upregulated in Plasma of Residents from An Electronic Waste Recycling Site
旋涂-蒸镀工艺制备红光量子点器件
面向高速应用的GaN基HEMT器件
一种加载集总器件的可调三维周期结构
高分辨率遥感相机CCD器件精密热控制
存储器——安格尔(墨西哥)▲