安卓版下载

阈值电压

  • 大面积塑料闪烁体适合阈值电压研究
    器，记录高于阈值电压的脉冲信号个数［4］，待后续相关研究。大面积塑料闪烁体的尺寸比PMT 光阴极尺寸大很多时，要实现对光子的有效收集和不同位置光子的收集效率一致性较好并不简单［5-6］。由于收集端对不同位置光子的收集效率不同，导致入射在不同位置的射线最终在PMT 阳极输出的信号的大小也不同。当阈值电压确定时，由于入射在大面积塑料闪烁体不同位置的射线产生的信号大小不同，存在探测效率一致性差异。大面积塑料闪烁体探测器对不同位置（特别是远离收集端）入射的射线有效

    核技术 2023年12期2023-12-27

  • 转速-力-热耦合下驱动电机轴承放电击穿特性研究*
    引起润滑油膜阈值电压下降，原因是高温降低了润滑脂的粘度，使油膜变薄。Muetze[4]等发现：在给定工况（温度、开关频率、直流母线电压）下，击穿电流随轴承温度、逆变器开关频率和直流母线电压等参数的增大而提高，而当温度超过一定限值时放电电流消失；在转速变化工况下，放电频次随转速的提高先增加后减少，随着总运行时间的增加，放电频次减少、放电电流增大。Plazenet[5]等的研究结果表明：电机频繁启停时的放电能量是平稳运行时放电能量的8倍，而启动时放电能量始终保

    汽车技术 2023年10期2023-10-28

  • 基于微纳科研平台工艺验证的微米级标准CMOS 关键工艺仿真
    PMOS 的阈值电压分别为0.719 3 V 和-0.758 1 V。以|VDS|=3 V 为例，对于PMOS，在|VGS|从1.1 V 增大至3.3 V 的过程中，IDS从-2.622 μA 变为-56.32 μA；对于NMOS，在|VDS|=3 V、|VGS|从1.1 V 增大至3.3 V 时，IDS从4.637 μA增大至149.5 μA。图2 NMOS 和PMOS 的I-V 特性曲线在标准CMOS 工艺中，一道工序通常会影响器件的多项性能，半导体代

    电子与封装 2023年7期2023-08-03

  • 石英加速度计的高分辨率大量程I/F转换电路
    计中，较大的阈值电压具有较大的量程，但不能获得较高的分辨率，较小的阈值电压具有较高分辨率但不能获得较大的量程，量程和分辨率这两个指标相互矛盾。针对这一问题，目前，主要采用I/F转换+A/D转换的方式[16]，此方法已广泛应用于各种I/F转换电路中，提高了加速度计通道的输出当量，但降低了I/F转换电路动态分辨率[17]。王晓东、黄武扬等提出了通过I/F+A/D+DSP的设计思路[17]，在一定程度上同时满足了分辨率和大量程的需求，但高精度A/D转换芯片成本过

    仪表技术与传感器 2023年1期2023-02-27

  • 用于柔性显示的有机薄膜晶体管像素驱动电路
    驱动TFT的阈值电压的微小改变会引起OLED电流的变化，导致屏幕显示亮度不均匀、显示质量降低。因此必须对像素的TFT驱动电路进行特别设计，采用数量更多的TFT元件构成具有阈值电压补偿功能的电路。在2014年，华星光电公司采用5T1C，即每个像素包含5个TFT和1个电容器件的电路设计实现阈值电压补偿功能，屏幕亮度不均匀性小于12%。2016年，京东方公司采用6T1C的电路设计，屏幕亮度不均匀性进一步减小到10%。目前商业化的AMOLED电路多采用无定型硅半导

    现代电子技术 2022年18期2022-09-17

  • 基于Vth和Vce的IGBT结温测量方法对比研究
    Vce法）和阈值电压法（Vth法），两种方法也被广泛应用于各种热阻测试系统中[3-4]。然而标准并没有说明两种方法测得的结温的关系以及等效性，导致难以对测量结果进行有效解读。本文通过理论分析和实验测量结合的方式，对两种结温测量方法进行对比分析，并讨论不同因素对两者差距的影响，最后，提出一种简易校准热模型，用于计算两种方法测得的结温的偏差，为IGBT结温测量和热阻测量结果的对比提供指导。1 理论基础IGBT在小电流下的饱和压降和阈值电压的测量电路分别如图1和

    电气传动 2022年11期2022-06-08

  • 30 nm PMOS器件总剂量辐照实验与仿真
    法提取器件的阈值电压，可表示为[13](2)其中：W为栅宽；L为栅长；Vg为栅电压；Id为漏电流,μA。由式(2)可知，该方法提取的阈值电压由器件的尺寸决定。提取阈值电压后，计算每个辐照阶段与前一阶段的阈值电压差值可更清晰地了解每一阶段陷阱电荷对器件阈值电压的影响，阈值电压变化量ΔVth随辐照剂量的变化关系如图5所示。由图5可见，阈值电压负向漂移，且随着辐照总剂量的增大，漂移量也在增大。2种陷阱电荷变化对器件的阈值电压的影响可表示为[14-15](3)其中

    现代应用物理 2022年1期2022-05-17

  • 辐照对MOSFETs栅介质阈值电压漂移的影响研究
    ETs)中的阈值电压漂移和载流子迁移率是两个容易受到辐照影响的重要指标[4]，数值仿真表明电离辐照总剂量(total ionizing dose,TID)会导致器件阈值电压漂移以及载流子迁移率下降[5]；此外利用实验研究电场、温度、辐照剂量率、器件掺杂浓度等因素对阈值电压和迁移率的影响是更为有效的方式[6]，相关实验表明在高剂量率下空间电荷效应对界面态的形成存在抑制作用[7]。目前大多针对TID效应的研究极少考虑微观下的缺陷行为，特别是器件栅介质中缺陷对载

    北京信息科技大学学报(自然科学版) 2022年1期2022-03-28

  • 基于器件内部参数差异的大功率IGBT并联均流控制方法
    体参数（包括阈值电压、栅射极电容、米勒电容等）主要通过影响IGBT 的开关瞬态延迟时间影响IGBT 的并联动态不均流[5-7]。由此，基于门极控制的主动调节法成为目前应用较多的一种的均流控制方法[8]。文献[9]提出了一种分散式的主动门极均流控制方法，其优势在于不受并联IGBT 数量的限制，但由于引入了额外的硬件和软件，导致实现难度大，同时也会增加设计成本。文献[10]提出了一种门极信号延迟控制方法，该方法可实现对装置运行期间的不间断、实时调控，但该方法的

    电气传动 2022年6期2022-03-23

  • 优化凿孔极化码在NAND FLASH 中的纠错技术研究
    为例，以闪存阈值电压分布模型为基础，使用非均匀存储感知法计算重叠区域的相邻边界值和感知电压，进而计算每个存储比特的对数似然比（Log likelihood ratio，LLR），并将其拟合成高斯分布并得到方差。通过迭代计算每个存储单元位的巴氏参数，并且根据闪存页容量和已知的元数据信息构造码率匹配的极化码，使之可以更好地应用于闪存的纠错模型中。本文所用的优化巴氏参数方法构造的码字性能与高斯近似构造方法相比，在构造（136，128）、（272，256）、（55

    软件导刊 2021年12期2022-01-07

  • 杂质纵向高斯分布UTBB-SOI MOSFET的虚拟阴极阈值电压解析模型
    显著的背栅对阈值电压和电流的调控能力[4]、更强的抗辐射能力、更好的耐高温性能。因此在延续摩尔定律时代，在高速、低压低功耗纳米集成电路应用中，具备出色的发展与应用前景[5]。阈值电压是MOS器件解析模型中的重要模型参量，对器件的直流特性、频率特性和开关特性等具有重要影响。一直以来，从传统FD-SOI器件[6-7]到UTBB-SOI器件[8]，阈值电压模型一直是国内外的研究热点。目前，大多数关于UTBB-SOI MOSFET的研究都假设杂质在超薄体区均匀分布

    集美大学学报（自然科学版） 2021年5期2021-12-03

  • 3D NAND 闪存的层间差异特性的研究
    会使各个状态阈值电压分布更容易产生重叠，导致误码率的增加[1]。在NAND 闪存存储容量的增长速度减慢的同时，当今社会对于存储的需求却与日俱增。因此，为了持续推动NAND 闪存存储密度的增大，研究者们提出了3D 堆叠技术。不同于以往存储单元只分布在平面上，3D 堆叠技术利用了NAND闪存芯片垂直方向上的空间，将存储单元在垂直方向进行堆叠，从而实现即使在使用较老的生产工艺的情况下都能极大地提高NAND 闪存的存储容量[2]。3D 堆叠技术在使得NAND 闪存

    应用科技 2021年5期2021-11-29

  • 具有阈值电压自动设定和调节功能的电压比较器设计及FPGA 实现∗
    的方式来调节阈值电压[4－8]，或是通过编程控制RC 低通滤波器的积分时间来调节阈值电压[9])。但无论是采用固定模式，还是可调节模式，其阈值电压大小的设定主要依赖于设计时的建模理论及其后续电路模型估算；或是通过独立的第三方设备，如示波器等，监测输入到电压比较器的信号波形，再根据该波形峰值设定相应的阈值电压大小。前一种方式准确性较差；后一种方式操作繁琐，且在特定环境下(如没有示波器时)无可操作性。总之，目前设定阈值电压的方式，或要求具有很强的专业性，或是操

    电子器件 2021年5期2021-11-13

  • 厚栅氧PMOSγ射线剂量探测器芯片工艺优化研究
    PMOS管的阈值电压产生变化，阈值电压会随着所接受的γ射线照射剂量而变化，并且能累积这种变化，因而能用于γ射线剂量探测[1]。PMOS管制作的γ射线剂量探测器已大量应用于γ射线剂量计，作为剂量计的关键元器件，PMOS探测器芯片生产良率直接决定探测器的成本，因此本文针对PMOSγ射线剂量探测器（结构见图1）芯片制作过程中的良率提升问题进行研究。图1 PMOS管结构示意图PMOS剂量计的主要技术指标包括PMOS管的阈值电压。提高PMOSγ射线剂量探测器芯片的制

    电子与封装 2021年9期2021-10-13

  • 不同应力下碳化硅场效应晶体管器件总剂量效应及退火特性*
    十分敏感, 阈值电压随着累积剂量的增加会迅速降低.2019年, Pavel和Stanislav[9]对不同的SiC功率器件开展了总剂量辐照实验, 结果表明, 包含氧化层的SiC器件受到辐照后更容易出现总剂量效应.但是, 半导体器件可能在各种复杂恶劣的环境下工作, 想要精确地评估器件的抗总剂量能力, 需要掌握器件的功能退化、失效规律与累积剂量以及电压、温度等应力条件之间的关系.根据先前的报道, MOS晶体管在辐照过程中电子空穴对的初始复合率对电场也有很强的依

    物理学报 2021年16期2021-09-03

  • 一种总剂量辐照加固的双栅LDMOS器件
    生退化，包括阈值电压漂移、跨导退化、泄漏电流增加、耐压下降等[2-4]。对于N型LDMOS，总剂量辐照（Total-Ionizing-Dose，TID）引起的阈值电压漂移一般认为是由辐照在氧化层中产生了正的固定电荷以及Si和SiO2界面态所致[5]，正的固定电荷导致沟道反型，沟道提前开启，阈值电压向负方向漂移；界面态又会使阈值电压向正方向移动。阈值电压漂移主要由氧化层中产生的正的固定电荷量主导，其产生量与氧化层厚度成正比，由固定电荷引起的阈值电压漂移量与氧

    电子与封装 2021年8期2021-08-19

  • SiC MOSFET伽马辐照效应及静态温度特性研究*
    MOS器件的阈值电压发生漂移和泄露电流增大，阈值电压漂移量和泄漏电流增量均与辐照剂量正相关，阈值电压漂移量还受辐照过程中的栅极电压设置的影响，在辐照过程中对器件设置正向栅压将引起更严重的阈值电压漂移[8]。辐照剂量率同样会影响器件阈值电压、泄漏电流和器件击穿电压的退化程度[9]。高温热氧化工艺制备SiO2介质的方式将在SiC/SiO2界面处产生碳团簇，这是导致沟道迁移率降低的根本原因[10]。同时，在SiC MOS器件的栅氧化层中也会存在大量C元素，使得S

    电子与封装 2021年8期2021-08-19

  • p 型栅结构氮化镓基高电子迁移率晶体管结构优化
    能够制备出高阈值电压、低漏电流的器件，是极有发展前景的一种增强型方法。在p 型栅结构GaN 基HEMT 器件中，AlGaN/GaN 异质结是器件的主要结构，沟道处形成的2DEG 的浓度和迁移率是影响器件性能的关键。AlGaN 势垒层中Al 组分的选择会对器件性能造成影响。提高Al 组分能够提高器件中输出电流及跨导[11]，且能够降低器件的低频噪声[12]。然而一味地提高Al 组分也会对器件造成消极影响，研究发现高Al 组分会造成石墨烯AlGaN/GaN H

    南通大学学报（自然科学版） 2021年2期2021-07-24

  • SiC MOSFET 模块结温监测研究
    了一种利用准阈值电压提取结温的方法。首先从理论上分析出阈值电压VTH具有负的温度系数；其次搭建了可加热式双脉冲实验平台，验证了理论分析；随后实验分析了外部驱动电阻RGext对VTH的影响；最后结合复杂可编程逻辑器件CPLD（complex programmable logic device）智能驱动器，提出了获取准阈值电压的方法，并用实验证实了该方法的可行性。1 阈值电压的温度敏感性SiC MOSFET 的元胞结构如图1 所示。从图中可以看出寄生参数栅源极

    电源学报 2021年3期2021-06-05

  • 漏压对P-GaN HEMT导通电阻和阈值电压的影响
    电阻[3]和阈值电压(VTH)变化[4]，从而导致额外的传导或开关损耗，甚至引起故障。因此，陷阱引起的稳定性问题对于P-GaN HEMT尤为重要。过去的研究内容[5-7]表明P-GaN HEMT阈值电压VTH和导通电阻Ron存在不稳定现象，但是关态下漏压大小和施压时间对阈值电压和导通电阻的影响鲜有文献报道。本文选取两种常用的GaN商用器件，首先对其结构和原理进行分析和介绍，然后给出阈值电压VTH和导通电阻Ron的测试方法，对两种器件的阈值电压VTH和导通电

    电子科技 2021年6期2021-06-01

  • 环境湿度对非晶铟镓锌氧薄膜晶体管负偏压光照稳定性的影响
    t而言，器件阈值电压偏移量先增大后减小。这一现象的原因是当相对湿度较低时，主要发生的是背沟道中水协助氧气的吸附，会造成转移曲线正向偏移，阈值电压偏移量变大；当相对湿度较高时，主要发生背沟道对水汽的直接吸附，会造成转移特性曲线的负向偏移。另一方面，环境湿度也可能对a-IGZO TFT的NBIS稳定性产生影响，但相关规律尚无文献报道。本文围绕不同光照和环境湿度条件针对a-IGZO TFT的NBIS稳定性展开了测试，并对其阈值电压的变化规律及相关机理进行了分析讨

    液晶与显示 2021年5期2021-05-11

  • 金属氧化物半导体场效应晶体管中总剂量效应导致的阈值电压漂移研究现状
    OSFET的阈值电压漂移的影响及计算机辅助设计技术(TCAD)的相关应用。1 不同类型MOSFET中的阈值电压漂移1.1 体CMOS工艺体CMOS工艺制备的MOSFET的总体结构和电荷俘获如图1[3]所示。氧化物捕获电荷Qot导致nMOSFET和pMOSFET的阈值电压降低，而界面捕获电荷Qit只导致pMOSFET的阈值电压降低并导致nMOSFET的阈值电压升高。(a) 常用MOSFET的俯视图；(b)沿MOSFET长边的截面；(c)沿MOSFET短边的截

    辐射防护 2020年6期2021-01-28

  • 薄硅膜SOI 器件辐射效应研究
    管初始背栅阈值电压及单元控制电路的抗总剂量辐射能力。2 实验步骤在研究中选用的SIMOX SOI 衬底材料顶层硅厚度中心值为205 nm，掩埋氧化层厚度中心值为375nm。在测试芯片中加入了用于单元控制电路开发的SOI CMOS 晶体管测试评估结构。0.8 μm SOI CMOS 工艺具有N+掺杂多晶硅栅，栅氧化层厚度为17.5nm，被场氧化物和掩埋氧化物隔离。NMOSFET和PMOSFET 均采用轻掺杂漏（Lightly Doped Drain,LDD

    微处理机 2020年6期2020-12-25

  • 基于CMOS反相器的脉冲窗口比较器
    时也称为两个阈值电压，是指输入电压从大变小或从小变大过程中使输出电压产生两次跃变。例如，某窗口比较器的两个阈值电压UT1小于UT2，且均大于零，输入电压从零开始增大，当经过UT1时，输出电压从高电平UOH跃变为低电平UOL；输入电压继续增大，当经过UT2时，输出电压又从低电平UOL跃变为高电平UOH，其电压传输特性犹如中间开了个窗口，故此得名。窗口比较器输入电压向单一方向变化过程中，输出电压跃变两次[1]。设计一种新颖的脉冲窗口比较器，其比传统的窗口比较器

    山西电子技术 2020年5期2020-10-23

  • 融合相邻单元高低页存储可靠性的闪存译码算法
    得存储单元的阈值电压随时间向较低状态偏移[5−8]，闪存的数据可靠性和使用寿命都不同程度降低。为了提高MLC 闪存的传输完整性，可对信号进行数据后补偿或数字预失真的信号处理方式。其中，Adnan[8]利用闪存持久性噪声的特点对第一次译码错误的比特置信度进行修正，并重新译码。另一种算法[9]通过大量的译码数据样本找出更为准确的阈值量化电压。然而，这2 种算法复杂度高，鉴于此，本文利用闪存读取顺序和编程顺序之间的关系，通过相邻字线低页的译码信息来辅助改善高页的

    应用科技 2020年3期2020-08-31

  • 高密度多电平闪存信道参数估计算法
    ，闪存的单元阈值电压可以表示为[1,4,7-11]：1.1 存储单元编程和擦除阈值电压闪存存储单元内电子数的改变主要在编程和擦除操作中。在编程前，存储单元必须进行擦除操作，让存储单元内的电子移除出浮栅，从而使得阈值电压设置到最小值。所以擦除状态下的阈值电压服从高斯分布：式中 μe、 σe分别为均值和标准差。根据文献[7-9]，编程状态的存储单元由于布朗电子运动以及介质的特性，其阈值电压分布也服从高斯分布：1.2 随机电子噪声在存储单元中，靠近浮栅氧化层的电

    应用科技 2020年1期2020-06-18

  • MLC型NAND闪存中基于MI异构的Polar码优化
    基于多级存储阈值电压的polar 设计方法，并与传统的polar 码构造方法进行了比较.本文在对MLC 型NAND 闪存信道特性的深入分析基础上，利用MLC 型NAND 闪存信道和AWGN（additive white Gausian noise）信道的差异性，将LLR 转换成互信息量（mutual information, MI），获取闪存信道下等效的方差，然后基于先前的巴氏参数法构造polar.同时在一定的码长和码率下，分析了polar 码的不同构造法

    应用科学学报 2020年3期2020-06-13

  • 部分耗尽SOI MOSFET NBTI效应研究
    效应，表现为阈值电压负向漂移、漏极饱和电流和跨导的减小等器件参数的变化。典型的应力条件为恒定的负栅压、源极漏极衬底均接地和高温应力[3]。NBTI现象很早就被发现，但对器件可靠性的影响并未得到足够的重视。随着超大规模集成电路向更小工艺尺寸的迅速发展，栅氧厚度越来越薄，在对器件可靠性的影响中，由NBTI效应引发的PMOSFET器件退化逐渐成为影响器件寿命可靠性的主要因素，它比由沟道热载流子效应(HCI)引发的NMOSFET 器件寿命退化更为严重[4,5]。1

    航空科学技术 2020年1期2020-02-12

  • IGBT转移特性的计算与仿真研究
    S结构，通过阈值电压来表征。1 IGBT转移特性的理论分析1．1 GBT 的转移特性IGBT的栅极与发射极处于正向偏置，集电极电流随栅极与发射极电压变化而变化的关系称为IGBT的转移特性。当栅射极之间的电压小于阈值电压时IGBT阻断。因受限于最大集电极电流，实际应用中，IGBT的最高栅射电压通常取为15V左右。1．2 阈值电压的理论分析阈值电压的数学表达式如式（1）所示：2 IGBT转移特性的计算机仿真2．1 ISE 仿真过程本文关于转移特性的计算机仿真过

    中国设备工程 2019年22期2019-12-19

  • 一种补偿阈值电压和迁移率变化的像素电路设计
    能补偿驱动管阈值电压的变化，而且能补偿驱动管迁移率的变化。仿真结果表明，驱动管的阈值电压变化±0.5 V时，驱动电流变化约为9%，驱动管的迁移率变化±30%时，驱动电流变化约为6%，因此，本电路达到了稳定驱动电流的效果。关键词： 像素电路;多晶硅薄膜晶体管;阈值电压;迁移率【Abstract】 A voltage-programming pixel circuit suitable for low-temperature polysilicon thin

    智能计算机与应用 2019年5期2019-12-05

  • 发光二极管测量普朗克常量实验的改进
    向电压小于其阈值电压Uth时二极管不导通，正向电流几乎为零，LED不发光；当正向电压超过阈值电压Uth[5]时，LED内的电子与空穴复合后会有多余的能量，此时这部分多余的能量会以光的形式释放出来.在不考虑能量损失的情况下，电子所具有的全部电能eUth将全部转换为光子的能量E,有eUth=E=hν,(1)根据频率与波长的关系(2)联立式(1)和式(2)，化简可得：(3)因此只要测出二极管的波长λ和阈值电压Uth，即可求得普朗克常量h.2 实验方法2.1 用单

    物理实验 2019年9期2019-09-26

  • 一种高精度低功耗的BiCMOS过温保护电路
    的温度特性和阈值电压来检测芯片内部温度和控制芯片的关断。当芯片内部温度高于系统设定值时，过温保护电路输出高电平并且关断芯片其他模块，实现过温保护功能。利用Cadence和Hspice仿真软件对过温保护电路进行验证分析。仿真结果表明：在电源电压为5 V，且芯片工作温度上升过程中，当芯片内部温度高于100.02 ℃时，过温保护电路输出高电平，芯片系统被过温保护电路关断;当芯片内部温度低于92 ℃时，过温保护电路输出低电平，芯片系统重新正常工作，回差温度为8.0

    物联网技术 2019年8期2019-09-25

  • 多电平闪存信道下阈值电压高效检测算法
    多种噪声引起阈值电压偏移而产生误读数据，单元间干扰[3]和持久性噪声[4]是制约NAND闪存数据存储可靠性的主要噪声。目前，为了补偿噪声对阈值电压的影响，闪存采用重读机制[5-8]。动态优化读参考电压[7-11]以适应阈值电压的偏移，采用优化的读参考电压可以获得最低的原始误码率，从而达到改善存储可靠性的目的。在读电压检测范围内，Cai等[7]提出等间隔降低读参考电压操作，该方案可以降低阈值电压检测的范围。针对阈值电压检测时读操作带来的时延问题，通过对重叠区

    应用科技 2019年5期2019-09-16

  • 基于cmos反相器的可精确计算延时电路
    OS反相器的阈值电压为供电电压的一半，即1/2VCC，并有-15%～+15%合计30%的误差。其中τ是RC延时电路的时间常数，τ=RC；αt可以认为30%的阈值误差电压所造成的延时或定时的误差[2]。图2示出了反相器电路的输入信号曲线，其中横轴为X，X=t/τ，X为时间常数τ的倍数，t为电容充电时间；纵轴为“1”，曲线代表函数1=e-X。按照上文所指出CMOS反相器的阈值电压可能有30%的误差，那么在图1所示的延时电路中，如果输入电压UC(电容C上的充电电

    山西电子技术 2019年2期2019-05-09

  • 固化光强和单体浓度对聚合物稳定液晶器件电光性能的影响*
    SLC样品的阈值电压(引起液晶分子指向矢发生改变所需的电压[14])最低，即固化光强最小的样品的阈值电压最低，且随着光圈开度增加，固化光强变大，阈值电压也随之升高，光圈开度为35%的样品的阈值电压最高.可见，在一定光强范围内，PSLC 的阈值电压会随着固化光强的增大而升高.图1不同固化光强PSLC样品的透过率与所加电压的关系曲线Fig.1 Transmittance vs voltage curves of PSLC samples with differ

    云南师范大学学报（自然科学版） 2019年2期2019-04-04

  • 65 nm互补金属氧化物半导体场效应和晶体管总剂量效应及损伤机制∗
    漏电流增大,阈值电压漂移;对于PMOSFET,STI氧化层中辐射感生缺陷并不会导致漏电流增大,但表面区域载流子浓度的增加会使得有效沟道变窄,表现为阈值电压的负漂.刘张李等[9]对0.18µm MOSFET总剂量效应进行了研究,指出STI氧化层是辐射敏感区域;Peng等[10]对0.13µm部分耗尽型(partially depleted,PD)硅基(silicon-on-insulator,SOI)NMOSFET的总剂量效应开展了研究,指出STI寄生晶体管

    物理学报 2018年14期2018-10-29

  • 浮栅器件和普通NMOS器件总剂量效应对比研究
    电流增加以及阈值电压变化，严重影响器件特性，并使得集成电路的性能和功能出现异常，进而导致卫星系统无法正常工作[2]。普通集成电路中的器件以PMOS和NMOS器件为主，但对于Flash[3-5]产品来说，其主要组成单元是存放数据的浮栅器件，围绕浮栅器件的电路称为外围电路。外围电路主要包括用于算法控制的数字电路和用于高压擦写的高压电路，前者主要由低压MOS器件组成，后者主要由高压MOS器件组成。以上不同类型的器件在电离辐射条件下会产生不同的特性变化，特别是Fl

    航天器环境工程 2018年5期2018-10-23

  • 应变Si NMOSFET总剂量效应
    为重要。其中阈值电压、栅隧穿电流以及热载流栅电流作为在总剂量辐照条件下器件退化的重要参数指标，基于此，本文应用TCAD模拟仿真分析了总剂量、器件几何参数、物理参数等对阈值电压、栅隧穿电流以及热载流子栅电流的影响。因此，本文仿真结果为研究纳米级单轴应变Si NMOSFET应变集成器件可靠性及电路的应用提供了有价值的理论指导。1 器件结构及仿真分析采用器件结构如图1所示，其中等效厚度为1 nm，结深为25 nm，LDD掺杂浓度5e19 cm-3，源/漏极平均掺

    电子科技 2018年9期2018-09-14

  • 90 nm浮栅型P-FLASH器件总剂量电离辐射效应研究
    应主要表现为阈值电压（VT）的漂移、关态漏电（Ioff）及跨导gm的退化。编程后FLASH单元总剂量电离辐射效应损伤机理主要包括：（1）在隧道氧化层和阻挡氧化层即浮栅外围介质中产生电荷，这些电荷在浮栅电荷产生的电场的作用下注入浮栅中，致使浮栅中净电荷数量减少，即空穴注入；（2）在浮栅电荷产生的电场作用下，隧道氧化层中电荷被陷阱俘获，但由于隧道氧化层很薄，该俘获对应的比例也很小；（3）辐照致光子发射，浮栅上的电子从电离辐射中获得的能量超过氧化层势垒时，发射到

    电子与封装 2018年8期2018-08-22

  • 基于非均匀感知策略的MLC闪存系统①
    成为影响闪存阈值电压失真的主要原因.因此,NAND闪存的可靠性急剧下降[3].随着NAND闪存封装尺寸减小和MLC技术的应用,传统的纠错码已不能满足MLC型NAND闪存的可靠性要求[4,5].LDPC码是具有低译码复杂度和逼近香农限的良好性能成为提高MLC型NAND闪存可靠性的研究方向之一[3-6].Wang和Courtade研究利用闪存信道的统计信息获得更好的LDPC码软判决译码性能[7].对于MLC闪存软信息的准确度会影响到LDPC码译码器的纠错性能.

    计算机系统应用 2018年2期2018-03-02

  • 总剂量辐照与热载流子协同效应特性分析★
    载流子测试，阈值电压随着总剂量的增大而减小，随着热载流子测试时间的增大而增大，并且变化值远远超过未经过总剂量辐照的器件。1 试验结果试验所用的NMOS器件为SMIC公司的流片，其特征尺寸为0.35 μm，器件的栅氧化层厚度为6.5 nm，宽长比为50。总剂量辐照剂量率为50 rad（Si）/s，偏置为ON偏置 （VG=VDD，VD=VS=VB=0 V），总剂量为100 krad（Si），试验是在中科院新疆理化所的钴-60总剂量辐射源处进行的。热载流子测试采

    电子产品可靠性与环境试验 2017年6期2018-01-13

  • MLC型NAND闪存的比特翻转译码算法研究
    使得单元内的阈值电压分布窗口缩小。随着闪存单元编程/擦除(Program/Erase, P/E)次数的增多导致MLC的氧化隔离层被破坏，进而MLC闪存更容易发生读写错误。因此，MLC型NAND闪存的可靠性面临严峻挑战[1]。BCH码由于具有良好的纠错能力，已经广泛应用于单级单元(Single-Level Cell, SLC)NAND闪存中。但是，随着NAND闪存封装尺寸减小和MLC技术的应用，BCH码已不能满足MLC型NAND闪存的可靠性要求。逼近香农限的

    网络安全与数据管理 2017年19期2017-10-21

  • 新型抗总剂量效应版图的加固器件
    在辐射前后的阈值电压，进一步验证了Z栅MOS器件能够有效减小由于总剂量（TID）效应引起的器件特性变化。所有仿真结构通过Sentaurus TCAD对器件进行三维仿真得到。【关键词】总剂量效应 NMOSFET 版图 阈值电压 关态漏电流 浅沟槽隔离总剂量效应（TID效应）会导致在半导体器件中的引起异常，在氧化物中和界面处产生陷阱电荷和界面态，导致MOS器件的关态漏电流增大，阈值电压漂移。由于工艺的进步，工艺尺寸不断减小，在厚度小于10nm的超薄氧化物中，净

    电子技术与软件工程 2017年3期2017-03-22

  • 水分子对有机场效应晶体管阈值电压稳定性的影响
    场效应晶体管阈值电压稳定性的影响戚辉， 郭鹏， 张雪华， 丁星星， 张莹， 李梦(中原工学院， 郑州 450007)以重掺杂Si片为衬底，SiO2为栅绝缘层，并五苯为有源层，制备了有机场效应晶体管(OFETs)，研究了空气中水汽对场效应性能的影响。实验表明：当器件较长时间放置在空气中时，吸附在并五苯和SiO2接触面之间的水分子导致阈值电压漂移，器件的稳定性降低；经过热处理的器件的阈值电压漂移现象消失。提出了解释阈值电压漂移现象的模型，该模型可解释水分子在这

    中原工学院学报 2016年4期2016-11-10

  • 对称双栅高斯掺杂应变Si金属氧化物半导体场效应管的二维解析模型
    构的表面势和阈值电压模型，分析弛豫SiGe层的Ge组分和掺杂偏差σn对表面势和阈值电压的影响。此外，还对比分析高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压。研究结果表明：阈值电压随应变Si膜中Ge组分的增加而降低；表面势和阈值电压随偏差σn的增加而减小；高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压相差较大，表明非均匀掺杂对器件表面势和阈值电压等影响较大。

    中南大学学报（自然科学版） 2016年4期2016-08-16

  • 质子辐照对场板AlGaN/GaN HEMT器件电特性的影响
    ，跨导减小，阈值电压显著退化的结果.通过分析发现辐射感生受主缺陷引起的2DEG浓度降低是上述器件退化的主要原因.此外基于实验结果，采用辐射感生受主缺陷退化模型仿真并计算了HEMT器件主要参数随受主浓度的退化规律，仿真结果与实验结果有较好的一致性.本文实验结果也表明场板结构和SiN钝化层有效地阻止了电子陷落在表面态中，屏蔽了绝大部分的辐照损伤，是很有效的辐射加固手段.AlGaN/GaN HEMT；质子辐照；辐射感生受主缺陷；辐射加固1　引言由于出色的综合性能

    电子学报 2016年6期2016-08-12

  • 一种TFT模拟仿真与计算方法*
    要影响因素,阈值电压作为TFT性能的主要特征参数之一,其提取和计算方法至关重要。论文利用ATLAS仿真工具进行TFT结构和特性的仿真,然后提取TFT仿真的转移特性曲线数据结果以及结合EXCEL工具计算出TFT阈值电压的值。其方法简单有效,计算过程直观,利于研究后期TFT的性能优化。关键词AMOLED; 薄膜晶体管; 阈值电压; 提取; ATLAS; EXCELClass NumberTN61　引言随着平板显示的发展,有机电致发光二极管(OLED)显示器作为

    计算机与数字工程 2016年4期2016-08-11

  • OLED亮度补偿电路浅析
    由驱动晶体管阈值电压漂移和电源压降引起的。本文通过专利数据库对京东方近年来提出的多种用于使OLED发光均匀的像素电路的原理进行了分析，并提出了一些设计方面的建议。关键词：OLED；像素电路；阈值电压；压降引言有机电致发光二极管（O r g a n i c L i g h t Emitting Diode，OLED）显示技术是近些年来兴起的显示技术，它被广泛地应用在显示屏中，相比于传统的LED液晶显示器，OLED显示屏具有以下优点：显示可视角度大，显著节省电

    工业技术创新 2016年2期2016-07-21

  • VDMOS器件动态特性研究
    表明，器件的阈值电压不变，器件的导通电阻随着元胞P阱间氧化层厚度的增加而增加，器件的栅电荷随着元胞P阱间氧化层厚度的增加而减小，二者相互矛盾，但器件功耗优值明显提高。同时采取JFET注入技术降低导通电阻，使得器件的动态性能进一步改善，对高频VDMOS器件的应用具有一定的指导意义。关键词：VDMOS器件；动态特性；氧化层；阈值电压；导通电阻；栅电荷1 引 言功率VDMOS具有开关速度高、频率特性好的优点，特别值得指出的是，它具有负温度系数，没有双极功率管的二

    微处理机 2016年2期2016-06-16

  • 65nm工艺下MOSFET阈值电压提取方法研究
    MOSFET阈值电压提取方法研究薛峰（安徽三联学院电子电气工程学院，合肥安徽 230601）阈值电压Vth决定了反型沟道的建立，也就意味着MOSFET工作的开启.因此，精确地测算出阈值电压Vth是对设备特性描述的关键所在.提取阈值电压的方法很多，本文主要介绍了常数电流法、线性外推法、平方外推法、跨导线性外推法、二阶求导法和分离C-V法六种阈值电压的提取方法的原理并在65nm工艺下进行了仿真验证.本文还分析了阈值电压的温度特性和阈值电压与栅长的关系，并对这六

    赤峰学院学报·自然科学版 2015年7期2015-11-18

  • Ag纳米线掺杂的液晶显示器件的电－光特性
    光特性（降低阈值电压、提高响应时间等）［4］。2005年，I.Dierking等人［5］发现在液晶材料里掺杂碳纳米管能够降低体系黏度和提高介电各向异性，因此能有效降低开启电压。Kent州立大学J.West课题组［6－9］从这一角度出发，将具有很强介电各向异性的铁电性纳米材料Sn2P2S6掺入液晶，发现对液晶的电光性能有显著的改善，这一灵感来源于液晶材料的各向异性是其能够实现显示功能的主要性质之一。2002年，Yukihide Shiraishi课题组［10

    液晶与显示 2015年2期2015-05-10

  • DOE技术在低电压CMOS晶体管中的质量控制*
    OS晶体管;阈值电压;DOE;注入剂量互补型金属-氧化物-半导体晶体管CMOS(Complementary Metal-Oxide-Semiconductor)的生产是一个复杂精细的工艺过程,包含SiO2薄膜的淀积及光刻、刻蚀、注入等各种工序的互相协作。因复杂而精细的工艺,和多环节决定因素,靠传统的工艺台帐和工艺试验的形式来实现电学参数阈值电压Vt的调控非常困难[1-2]。改变阈值电压Vt的工艺参数有多种多样,比如内在的氧化层电荷、功函数差、沟道里的载流子

    电子器件 2014年6期2014-09-06

  • 0.18 μm MOS差分对管总剂量失配效应研究
    MOS晶体管阈值电压不再是辐射敏感参数，而辐射感生漏电流仍是其薄弱环节，其主要原因为隔离氧化层在辐照过程中引入了大量的陷阱电荷[6]。国外针对更小尺寸(100 nm以下)CMOS晶体管电离辐射效应进行了研究，结果表明：尺寸越小，其抗总剂量能力越强，且阈值电压变化越小[7-8]。任迪远等[4-5]对CMOS工艺运算放大器进行了60Co γ辐照、质子辐照及室温退火效应的研究，结果表明：辐照引起运算放大器中差分对管的匹配性能恶化是导致失调电压、电源电压抑制比等参

    原子能科学技术 2014年10期2014-08-07

  • 一类适用于串行通信的高速包络检测电路
    压之差在负向阈值电压和正向阈值电压区间时，Squelch输出值不确定，与协议要求不符合.图3 具有DAC校准的预放大电路Fig.3 The pre－drive amplifier with DAC calibrate因此设计一个对PVT不敏感的、能有效反映数据线上状态的且其输出特性曲线完全符合USB2.0协议要求的包络检测电路是一个挑战.1 包络检测器电路的分析与设计施密特触发器电路是包络检测器的核心电路，电流型施密特触发器具有增益适中、带宽宽、功耗低的优

    厦门大学学报（自然科学版） 2014年1期2014-07-26

  • 一种新型低压上电复位电路设计
    ；电源检测；阈值电压中图法分类号：TN432 文献标识码：A 文章编号：2095-1302（2014）04-0090-030 引 言在电子系统上电时，电源通常需要经过比较长的时间才能达到稳定状态。在这个过程中，数字集成电路或数模混合集成电路中的寄存器、控制器等单元的状态是不确定的，这可能会导致芯片不能正常工作[1]。因此需要一种电路在电源上电时，对那些不确定的状态进行初始化，我们通常使用上电复位电路来实现这种功能。然而，随着集成电路工艺的进步，芯片的工作电

    物联网技术 2014年4期2014-04-19

  • 交流发光二极管(AC-LED)结温的测试方法
    测试方法——阈值电压法进行了结温测试并将其与峰值波长法进行对比。1 测量原理阈值电压和温度的关系可以利用肖克利方程[5]导出，如下：(3)其中，e是电子电荷，n是理想因子，Vth是阈值电压，E0是禁带宽度，Ith是参考阈值电流，k是玻尔兹曼常数，T是温度，A和B是与温度无关的常数。因此,AC-LED的阈值电压可以用作热敏参数估计Tj。这也是EIA/JEDEC 标准中半导体器件结温测量的理论依据[6]。峰值波长和温度之间的关系源于Varshni方程[7]，如

    照明工程学报 2014年3期2014-04-09

  • 基于a-IGZO TFT 的AMOLED 像素电路稳定性的仿真研究
    TFT 的阈值电压仍会发生明显的漂移现象，从而影响OLED 器件的发光性能［6］。本文采用数值仿真的方法深入探讨了a-IGZO TFT 的阈值电压变化对2T1C 和3T1C 像素电路性能的影响，对上面两种电路进行了比较并讨论了进一步改善电路特性的技术方案。2 实 验2.1 a-IGZO TFT 的基本电学特性本研究采用一种双层有源层结构的a-IGZO TFT 器件(器件结构见图1(a)，具体制备工艺见文献［7］)作为研究对象，通过探针台和半导体参数测试仪

    发光学报 2013年9期2013-10-21

  • 对称薄膜双栅MOSFET温度特性的研究
    特性，给出了阈值电压、漏结泄漏电流、跨导和转移特性在宽温区随温度变化的实验结果。薄膜双栅MOSFET是一种新型高速低耗MOSFET。与体硅MOSFET相比，双栅MOSFET具有较高的跨导、优良的亚阈值斜率特性、较高的载流子迁移率、较短的延迟时间、优良的频率特性、对短沟道效应的较强抑制性能、较小的寄生效应、较强的抗辐射能力等特点［4－5］。薄膜双栅MOSFET的性能优越，应用前景广阔。然而在功率集成电路设计中，器件的功耗较大，散热困难。如果不考虑温度效应，设

    合肥工业大学学报（自然科学版） 2012年6期2012-09-03

  • 漏致势垒降低效应对短沟道应变硅金属氧化物半导体场效应管阈值电压的影响
    导体场效应管阈值电压的影响王晓艳1)2)†张鹤鸣1)王冠宇1)宋建军1)秦珊珊1)屈江涛1)1)(西安电子科技大学微电子学院，宽禁带半导体材料与器件重点实验室，西安 710071)2)(宝鸡文理学院电子电气工程系，宝鸡 721007)(2010年3月28日收到;2010年5月16日收到修改稿)结合应变硅金属氧化物半导体场效应管(MOSFET)结构，通过求解二维泊松方程，得到了应变Si沟道的电势分布，并据此建立了短沟道应变硅NMOSFET的阈值电压模型.依据

    物理学报 2011年2期2011-10-23

  • VDMOS器件总剂量辐照阈值电压影响因素分析
    量辐照条件下阈值电压漂移的影响.1 器件结构及工作原理图1为功率VDMOS器件的纵向结构剖面示意图，集成VDMOS器件多个六角形元胞并联组成，多晶硅网格结构将各个元胞的栅极连到一起并埋在源金属电极的下面，二者以SiO2层隔开，导通时电子流经过表面有源区的导电沟道流到 区，然后垂直向下流动.VDMOS工作时栅源电压大于开启电压VT，半导体表面水平沟道会形成强反型层，也就是形成电子流动的导电沟道，此时在漏源电压VDS形成电场的作用下源区电子会以一定的速度漂移，

    重庆三峡学院学报 2010年3期2010-12-22

热门标签

关于参考网